Bài giảng Điều khiển logic - Chương 1: Mạch tổ hợp và mạch trình tự

Nội dung text: Bài giảng Điều khiển logic - Chương 1: Mạch tổ hợp và mạch trình tự

1. Đề cương chi tiết mơn học điều khiển logic Bộ mơn tự động Đo Lường – Khoa Điện CHƯƠNG 1 :MẠCH TỔ HỢP VÀ MẠCH TRÌNH TỰ 1.1. Mơ hình tốn học của mạch tổ hợp : - Mạch tổ hợp là mạch mà tự số ổn định của tín hiệu đầu ra ở thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm đĩ . - Mạch tổ hợp thường cĩ nhiều tín hiệu đầu vào (x1 ,x2 ,x3 , ) và nhiều tín hiệu đầu ra (y1 ,y2 ,y3 , ) .Một cách tổng quát cĩ thể biểu diễn theo mơ hình tốn học như sau : Với y1 =f(x1 ,x2 , ,xn ) y2 =f(x1 ,x2 , ,xn ) . . ym =f(x1 ,x2 , ,xn ) Cũng cĩ thể trình bày dưới dạng vector như sau :Y =F(X) 1.2. Phân tích mạch tổ hợp : - Từ yêu cầu nhiệm vụ đã cho ta biến thành các vấn đề logic ,để tìm ra bảng chức năng ra bảng chân lý . - Được thực hiện theo các bước sau : Vấn đề logic thực Bảng chức năng Bảng chân lý Bảng karnaugh Biểu thức logic Bước phân tích mạch tổ hợp . 1. Phân tích yêu câu : ♦ xác định nào là biến đầu vào . ♦ xác định nào là biến đầu ra . ♦ tìm ra mối liên hệ giữa chúng với nhau . Điều này địi hỏi người thiết kế phải nắm rõ yêu cầu thiết kế đây là một việc khĩ khăn nhưng rất quan trọng trong qua trình thiết kế . 2. Kê bảng chân lý : - Liêt kê thành bảng về mối quan hệ tương ứng với nhau giữa trạng thái tín hiệu đầu vào với trạng thái hàm số đầu ra Bảng này gọi là bảng chức năng . - Tiến hành thay giá trị logic (0 ,1 ) cho trạng thái đĩ ta được bảng chân lý . Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 16
2. Đề cương chi tiết mơn học điều khiển logic Bộ mơn tự động Đo Lường – Khoa Điện ví dụ : Bảng chức năng Bảng chân lý Khĩa A Khĩa B Khĩa C A B C Ngắt Ngắt Tắt 0 0 0 Ngắt Đĩng Tắt 0 1 0 Đĩng Ngắt Tắt 1 0 0 Đĩng Đĩng Sáng 1 1 1 1.3. Tổng hợp mạch tổ hợp : Nếu số biến tương đối ít thì dùng phương pháp hình vẽ Nếu số biến tương đối nhiều thì dùng phương pháp đại số. Được tiến hành theo sơ đồ sau : Bảng karnaugh hoặc PP. Mc.cluskey biểu thức sơ đồ sơ đồ tối thiểu logic mạch điện biểu thức logic 1.4 Một số mạch tổ hợp thường gặp trong hệ thống là : Các mạch tổ hợp hiện nay thường gặp là: Bộ mã hĩa(mã hĩa nhị phân, mã hĩa BCD) thập phân , ưư tiên Bộ giải mã (giải mã nhị phân , giải mã BCD_ led 7 đoạn) bộ giải mã hiển thị kí tự Bộ chọn kênh Bộ cộng , bộ so sánh Bộ kiểm tra chẳn lẻ ( ) ROM , EPROM Bộ dồn kênh , phân kênh 1.5. Khái niệm về mạch trình tự (hay mạch dãy) _ sequential circuits Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 17
3. Đề cương chi tiết mơn học điều khiển logic Bộ mơn tự động Đo Lường – Khoa Điện -Đầu ra chỉ bị kích hoạt khi các đầu x1 Z1 vào được kích hoạt theo một trinh tự x2 m¹ch Z2 nào đĩ . Điều này khơng thể thực y1 tỉ hỵp Y1 hiện bằng mạch logic tổ hợp thuần y2 Y2 túy mà cần đến đặc tính nhớ của FF . τ2 τ1 A A A B B Y B Y Y τ τ >thời gian A A A J Q Y thiết lập yêu cầu của FF B CLK B B K Y Y B lªn cao trước A A lªn cao trước B 1.6. Một số phần tử nhớ trong mạch trình tự : 1. Rơle thời gian : Y R S T S2L S1L S3L Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 18
4. Đề cương chi tiết mơn học điều khiển logic Bộ mơn tự động Đo Lường – Khoa Điện 2.Các mạch lật : loại Đồng bộ khơng bảng chân bảng kích Đồ hình trạng thái giản đồ xung FF đồng bộ lý Qn R S Qn+1 QnQn+1R S 01 CL 0 0 0 0 0 0 x 0 X0 0X 0 0 1 1 0 1 0 1 0 1 Pr Pr R 0 1 0 0 1 0 1 0 10 R R S Q Q 0 1 1 x 1 1 0 x R-S CL 1 0 0 1 Q S Q S Q 1 0 1 1 1 1 0 0 Q Clr Clr 1 1 1 x Q'= S+ R Q RS=0 Pr Pr Qn D Qn+1 QnQn+1D 1 CL 0 0 0 0 0 0 D Q D Q 0 0 1 1 0 1 1 0 1 1 D D CL 1 0 0 1 0 0 Q Q 0 1 1 1 1 1 1 Q Clr Clr Q Q'n+1=D Pr Khi J = 1 Qn J K Qn+1 QnQn+1J K 1X CL & K =1 thì 0 0 0 0 0 0 0 x 0X X0 J J Q Qluơn thay 0 0 1 0 0 1 1 x 0 1 CL K đổi trạng 0 1 0 1 1 0 x 1 X1 K Q thái nghĩa 0 1 1 1 1 1 x 0 Q J-K là mạch bị 1 0 0 1 Clr dao động 1 0 1 0 Q nên JK chỉ 1 1 0 1 làm việc ở 1 1 1 0 chế độ đồng bộ Q'n+1= Pr Cũng Qn T Qn+1 QnQn+1T 1 CL khơng cĩ 0 0 0 0 0 0 T Q 0 0 1 0 chế độ 0 1 1 0 1 1 T T khơng 1 0 1 1 0 1 CL Q 1 đồng bộ 1 1 0 1 1 0 Q Clr Q Q'n+1=T⊕Q Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 19
5. Đề cương chi tiết mơn học điều khiển logic Bộ mơn tự động Đo Lường – Khoa Điện 1.7. Phương pháp mơ tả mạch trình tự : Sau đây là một vài phương pháp nêu ra để phân tích và tổng hợp mạch trình tự . 1.7.1.phương pháp bảng chuyển trạng thái : • Sau khi khảo sat kỹ quá trình cơng nghệ, ta tiến hành lập bảng ,ví duj ta cĩ bảng như sau : trạng tín hiệu vào tín hiệu ra thái x1 x2 x3 Y1 Y2 S1 S1 S2 S3 0 1 S2 S1 S2 0 0 S3 S2 S3 1 1 S4 S5 - Các cột của bảng ghi : Biến đầu vào ( tín hiệu vào ) :x1 ,x2 ,x3 , ;hàm đầu ra y1 ,y2 ,y3 , - Số hàng của bảng ghi rõ số trạng thái trong cần cĩ của hệ (S1 ,S2 ,S3 , ) . - Ơ giao giữ cột tín hiệu vào xi với hàng trạng thái Sj ghi trạng thái của mạch .Nếu trạng thái mạch trùng với trạng thái hàng đĩ là trạng thái ổn định . - Ơ giao giữa cột tín hiệu ra Yi và hàng trạng thái Sj chính là tín hiệu ra tương ứng . * Điều quan trọng là ghi đầy đủ và đúng các trạng thái ở trong các ơ của bảng cĩ hai cách : Cách 1 : • nắm rõ dữ liệu vào ,nắm sâu về quy trình cơng nghệ ghi trạng thái ổn định hiển nhiên . • Ghi các trạng thái chuyển rõ ràng (các trạng thái ổn định 2 dễ dàng nhận ra ). • các trạng thái khơng biết chắc chắn thì để trống .Sẽ bổ xung sau . Cách 2 : Phân tích xem từng ơ để điền trạng thái .việc này là : logic , chặt chẽ , rõ ràng . tuy nhiên rất khĩ khăn ,nhiều khi khơng phân biệt được các trạng thái tương tự như sau . ví dụ ta cĩ bảng sau : Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 20
6. Đề cương chi tiết mơn học điều khiển logic Bộ mơn tự động Đo Lường – Khoa Điện Biến(x) Trạng α β γ thái(S) S1 S2/1 S4/1 S3/0 S2 S4/1 S2/0 S4/1 S3 S1/1 S1/1 S1/1 S4 S3/1 S4/0 S2/0 S5 S5/0 S3/0 S4/0 1.7.2. Phương pháp hình đồ trạng thái : Mơ tả các ttrạng thái chuyển của một mạch logic tương tự . Đồ hình gồm : các đỉh ,cung định hướng , trên cung này ghi tín hiệu vào / ra & kết quả .Phương pháp này thường dùng cho hàm chỉ một đầu ra . a. Đồ hình Mealy : Đồ hình Mealy chính là sự chuyển trạng tháo thành đồ hình . ta thực hiện chuyển từ bảng hia sang đồ hình : Bảng cĩ 5 trạng thái ; đĩ là năm đỉnh của đị hình . Các cung định hướng trên đĩ ghi hai thơng số :Biến tác động ,kết quả hàm khi chịu sự tác động của biến . β α/1 0 1 2 β γ 0 (α+γ)/1 γ 0 0 (α+β+γ)/1 α/1 3 4 β 0 γ 0 5 α/0 b. Đồ hình Moore : Đồ hình Moore cũng thực hiện chuyển bẻng trạng thái thành đồ hình . Từ bảng trạng thái hay từ đồ hình Moore ta chuyển sang đồ hình như sau : với đỉnh là các giá trị trạng thái : cung định hướng ; biến ghi tác động Bước 1: Từ các ơ ở bảng trạng thái ta tìm ra các trạng thái & giá trị tương ứng . ex Ở bảng bên cĩ 5 trạng thái từ S1- S5 nhưng chỉ cĩ : S1 cĩ giá trị S1/1 ;S5 cĩ giá trị S5/0 Cịn các trạng thái : S2 , S3 , S4 cĩ 2 giá trị 0&1 nên ta cĩ 6 đỉnh . Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 21
7. Đề cương chi tiết mơn học điều khiển logic Bộ mơn tự động Đo Lường – Khoa Điện vậy tổng cộng , đồ hình Moore cĩ 8 đỉnh . Ở đỉnh này gán tương ứng với các Q , từ Q1 đến Q8 . Q1 =S2/0 ; Q2 =S3/0 ; Q3 = S4/0 ;Q4 = S5/0 ; Q5 = S1/1 ; Q6 = S2/1 ; Q7 =S3/1 ; Q8 =S4/1 ; Bước 2: tiến hành thành lập bảng như sau : (Từ bảng trạng thái ta tiến hành điền đỉnh Qi vào ơ ví dụ ơ ở gĩc đầu bên trái , giĩng α với S2 bên bảng trạng thái ta được S4 /1 Q8 điền Q8 vào ơ này ,tương tự như vậy cho đến hết ). Ở cột tín hiệu ra là kết quả của từng đỉnh Q tương ứng . Bước 3: tiến hành vẽ đồ thị Moore tương tự đồ hình Mealy . * Đồ thị Moore cĩ nhiều đỉnh hơn đồ hình Mealy .Nhưng biến đầu ra đơn giản hơn Mealy . γ β α β γ Q1/0 Q2/0 Q3/0 Q4/0 β ) γ γ + β + (β+γ) β (α β β α α Q5/1 Q6/1 Q7/1 Q8/1 (α+γ) γ (α+β+γ) 3.phương pháp lưu đồ :phương pháp này mơ tả hệ thống một cách trực quan ,bao gồm các khối cơ bản sau : 1) khối này biểu thị giá trị ban đầu để chuẩn bị sẵn sàng hoạc cho hệ thống hoạt động . 2) thực hiện cơng việc (sử lý , tính tốn ) 3) khối kiểm tra điều kiện và đưa ra một trong hai quyết định . 4) thúc cơng việc . ví dụ ta cĩ sơ đồ thuật tốn sau : chuyển a) sang đồ hình moore đồ hình cĩ sáu đỉnh năm đỉnh là trạng thái của z ,một đỉnh cịn lại là trạng thái băts đầu và kết thúc . -pần này sẽ được trình bày rõ hơn một tí nũa chổ chuyển từ bảng & đị hình sang biểu thức để chuẩn bị cho việc thiết kế mạch trình tự . Người biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 22