Bài giảng môn Kiến trúc máy tính - Chương 5: Bộ xử lý trung tâm CPU (Central Processing Unit)

Nội dung text: Bài giảng môn Kiến trúc máy tính - Chương 5: Bộ xử lý trung tâm CPU (Central Processing Unit)

1. Chương 5 Bộ xử lý trung tâm CPU (Central Processing Unit)
2. Nội dung • Tổ chức của CPU • Hoạt động của chu trình lệnh • Đơn vị điều khiển • Kỹ thuật đường ống lệnh • Cấu trúc bộ xử lý tiên tiến
3. Tổ chức của CPU • Cấu trúc cơ bản của CPU
4. Tổ chức của CPU • Cấu trúc cơ bản của CPU (tiếp) – Đơn vị điều khiển (Control Unit - CU): điều khiển hoạt động của máy tính theo chương trình đã định sẵn. – Đơn vị số học và logic (Arithmetic and Logic Unit - ALU): thực hiện các phép toán số học và phép toán logic. – Tập thanh ghi (Register File - RF): lưu giữ các thông tin tạm thời phục vụ cho hoạt động của CPU. – Đơn vị nối ghép bus (Bus Interface Unit - BIU): kết nối và trao đổi thông tin giữa bus bên trong (internal bus) và bus bên ngoài (external bus).
5. Tổ chức của CPU • Đơn vị số học và luận lý ALU – Thực hiện các phép toán số học và phép toán luận lý: • Số học: Cộng, trừ, nhân, chia, tăng, giảm, đảo dấu, • Luận lý: AND, OR, XOR, NOT, phép dịch bit,
6. Tổ chức của CPU • Đơn vị điều khiển CU – Điều khiển nhận lệnh từ bộ nhớ đưa vào thanh ghi lệnh – Tăng nội dung của PC để trỏ sang lệnh kế tiếp – Giải mã lệnh đã được nhận để xác định thao tác mà lệnh yêu cầu – Phát ra các tín hiệu điều khiển thực hiện lệnh – Nhận các tín hiệu yêu cầu từ bus hệ thống và đáp ứng với các yêu cầu đó.
7. Tổ chức của CPU • Các tín hiệu đưa đến đơn vị điều khiển – Clock: tín hiệu xung nhịp từ mạch tạo dao động bên ngoài. – Mã lệnh từ thanh ghi lệnh đưa đến để giải mã. – Các cờ từ thanh ghi cờ cho biết trạng thái của CPU. – Các tín hiệu yêu cầu từ bus điều khiển • Các tín hiệu phát ra từ đơn vị điều khiển – Các tín hiệu điều khiển bên trong CPU: • Điều khiển các thanh ghi • Điều khiển ALU – Các tín hiệu điều khiển bên ngoài CPU: • Điều khiển bộ nhớ • Điều khiển các mô-đun nhập xuất
8. Hoạt động của chu trình lệnh • Chu trình lệnh – Nhận lệnh (Fetch Instruction - FI) – Giải mã lệnh (Decode Instruction - DI) – Nhận toán hạng (Fetch Operands - FO) – Thực hiện lệnh (Execute Instruction - EI) – Cất toán hạng (Write Operands - WO) – Ngắt (Interrupt Instruction - II)
9. Hoạt động của chu trình lệnh • Chu trình lệnh (tiếp)
10. Hoạt động của chu trình lệnh • Nhận lệnh (Fetch) – CPU đưa địa chỉ của lệnh cần nhận từ bộ đếm chương trình PC ra bus địa chỉ – CPU phát tín hiệu điều khiển đọc bộ nhớ – Lệnh từ bộ nhớ được đặt lên bus dữ liệu và được CPU chép vào thanh ghi lệnh IR – CPU tăng nội dung PC để trỏ sang lệnh kế tiếp
11. Hoạt động của chu trình lệnh • Giải mã lệnh (Decode) – Lệnh từ thanh ghi lệnh IR được đưa đến đơn vị điều khiển – Đơn vị điều khiển tiến hành giải mã lệnh để xác định thao tác phải thực hiện – Giải mã lệnh xảy ra bên trong CPU • Nhận dữ liệu (Fetch Operand) – CPU đưa địa chỉ của toán hạng ra bus địa chỉ – CPU phát tín hiệu điều khiển đọc – Toán hạng được đọc vào CPU – Tương tự như nhận lệnh
12. Hoạt động của chu trình lệnh • Nhận dữ liệu gián tiếp – CPU đưa địa chỉ ra bus địa chỉ – CPU phát tín hiệu điều khiển đọc – Nội dung ngăn nhớ được đọc vào CPU, đó chính là địa chỉ của toán hạng – Địa chỉ này được CPU phát ra bus địa chỉ để tìm ra toán hạng – CPU phát tín hiệu điều khiển đọc – Toán hạng được đọc vào CPU
13. Hoạt động của chu trình lệnh • Thực hiện lệnh (Execute) – Có nhiều dạng tuỳ thuộc vào lệnh – Có thể là: • Đọc/Ghi bộ nhớ • Nhập/ xuất • Chuyển dữ liệu giữa các thanh ghi với nhau • Chuyển dữ liệu giữa thanh ghi và bộ nhớ • Thao tác số học/logic • Chuyển điều khiển (rẽ nhánh) • Ngắt •
14. Hoạt động của chu trình lệnh • Ghi toán hạng (Write) – CPU đưa địa chỉ ra bus địa chỉ – CPU đưa dữ liệu cần ghi ra bus dữ liệu – CPU phát tín hiệu điều khiển ghi – Dữ liệu trên bus dữ liệu được chép đến vị trí xác định
15. Hoạt động của chu trình lệnh • Ngắt (Interrupt) – Nội dung của bộ đếm chương trình PC (địa chỉ trở về sau khi ngắt) được đưa ra bus dữ liệu – CPU đưa địa chỉ (thường được lấy từ con trỏ ngăn xếp SP) ra bus địa chỉ – CPU phát tín hiệu điều khiển ghi bộ nhớ – Địa chỉ trở về trên bus dữ liệu được ghi ra vị trí xác định (ở ngăn xếp) – Địa chỉ lệnh đầu tiên của chương trình con điều khiển ngắt được nạp vào PC
16. Hoạt động của chu trình lệnh • Ngắt (tiếp)
17. Đơn vị điều khiển • Gồm 2 loại: – Đơn vị điều khiển vi chương trình (Microprogrammed Control Unit) – Đơn vị điều khiển phần cứng (Hardwired Control Unit)
18. Đơn vị điều khiển • Đơn vị điều khiển vi chương trình – Bộ nhớ vi chương trình Mạch (ROM) lưu trữ các vi chương tuần trình (microprogram) tự – Một vi chương trình bao gồm các vi lệnh (microinstruction) – Mỗi vi lệnh mã hoá cho một vi thao tác (microoperation) – Để hoàn thành một lệnh cần thực hiện một hoặc một vài vi chương trình – Tốc độ chậm
19. Đơn vị điều khiển • Đơn vị điều khiển phần cứng – Sử dụng vi mạch phần cứng để giải mã và tạo các tín hiệu điều khiển thực hiện lệnh – Tốc độ nhanh – Đơn vị điều khiển phức tạp
20. Kỹ thuật đường ống lệnh • Khái niệm – Mỗi chu trình lệnh cần thực hiện bằng nhiều thao tác – Kỹ thuật đơn hướng (Scalar): Thực hiện tuần tự từng thao tác cho mỗi lệnh → chậm – Kỹ thuật đường ống (Pipeline): Thực hiện song song các thao tác cho nhiều lệnh đồng thời → nhanh hơn – Ví dụ chu trình 1 lệnh gồm 5 bước: • Nhận lệnh (I) • Giải mã lệnh (D) • Nhận toán hạng (F) • Thực hiện lệnh (E) • Cất toán hạng (W)
21. Kỹ thuật đường ống lệnh • So sánh scalar và pipeline – Scalar Chu kỳ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 – Nhiều chu Lệnh 1 I D F E W kỳ máy cho Lệnh 2 I D F E W Lệnh 3 I D F E W 1 lệnh Chu kỳ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Lệnh 1 I D F E W Lệnh 2 I D F E W – Pipeline Lệnh 3 I D F E W – Mỗi chu kỳ Lệnh 4 I D F E W máy thực Lệnh 5 I D F E W Lệnh 6 I D F E W hiện xong 1 Lệnh 7 I D F E W lệnh Lệnh 8 I D F E W Lệnh 9 I D F E W Lệnh 10 I D F E W Lệnh 11 I D F E W
22. Kỹ thuật đường ống lệnh • Các trở ngại của đường ống lệnh – Thực tế không thể luôn đạt 1 chu kỳ máy/lệnh do các trở ngại dẫn đến sự gián đoạn của ống lệnh – Trở ngại cấu trúc: do nhiều công đoạn dùng chung một tài nguyên – Trở ngại dữ liệu: lệnh sau sử dụng dữ liệu kết quả của lệnh trước – Trở ngại điều khiển: do các lệnh rẽ nhánh gây ra
23. Kỹ thuật đường ống lệnh • Trở ngại về cấu trúc – Nguyên nhân: Dùng chung tài nguyên – Khắc phục: • Nhân tài nguyên để tránh xung đột • Làm trễ – Ví dụ 1: Bus dữ liệu truyền lệnh và dữ liệu → Bus lệnh riêng, bus dữ liệu riêng (cache lệnh và cache dữ liệu) – Ví dụ 2: Lệnh nhân cần nhiều chu kỳ thực thi (E)
24. Kỹ thuật đường ống lệnh • Trở ngại về dữ liệu – Nguyên nhân: lệnh sau sử dụng dữ liệu kết quả của lệnh trước – Các dạng:
25. Kỹ thuật đường ống lệnh • Trở ngại về dữ liệu (tiếp)
26. Kỹ thuật đường ống lệnh • Trở ngại về dữ liệu (tiếp) – RAW
27. Kỹ thuật đường ống lệnh • Trở ngại về điều khiển – Do lệnh rẽ nhánh gây ra – Đây là dạng trở ngại gây thiệt hại nhiều nhất cho ống lệnh: toàn bộ các lệnh đang thực thi trong ống phải huỷ Chu kỳ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Lệnh 1 I D F E W Lệnh 2 I D F E BRA 25 IF Zero Lệnh 3 I D F Lệnh 4 I D Lệnh 5 I Lệnh 25 I D F E W Lệnh 26 I D F E W Lệnh 27 I D F E W
28. Cấu trúc bộ xử lý tiên tiến
29. Cấu trúc bộ xử lý tiên tiến • Các đơn vị xử lý dữ liệu chuyên dụng – Các đơn vị số nguyên (ALU) – Các đơn vị số dấu chấm động (FPU) – Các đơn vị chức năng đặc biệt (SFU) • Đơn vị xử lý dữ liệu âm thanh • Đơn vị xử lý dữ liệu hình ảnh • Đơn vị xử lý dữ liệu vector • Mục đích: Tăng khả năng xử lý các chức năng chuyên biệt
30. Cấu trúc bộ xử lý tiên tiến • Bộ nhớ cache – Được tích hợp trên chip vi xử lý – Bao gồm hai đến ba mức cache – Cache L1 gồm hai phần tách rời: • Cache lệnh (Instruction cache) • Cache dữ liệu (Data cache) → Giải quyết xung đột khi nhận lệnh và dữ liệu – Cache L2 và L3: chung cho lệnh và dữ liệu • Mục đích: Tăng hiệu suất truy cập bộ nhớ chính
31. Cấu trúc bộ xử lý tiên tiến • Đơn vị quản lý bộ nhớ – Thường gọi là đơn vị MMU (Memory Management Unit) dùng để quản lý bộ nhớ ảo – Chuyển đổi địa chỉ ảo (trong chương trình) thành địa chỉ vật lý (trong bộ nhớ) – Cung cấp cơ chế phân trang/phân đoạn – Cung cấp chế độ bảo vệ bộ nhớ • Mục đích : Tăng dung lượng bộ nhớ chính bằng cách sử dụng bộ nhớ phụ
32. Cấu trúc bộ xử lý tiên tiến • Các kiến trúc máy tính song song – Nhu cầu giải các bài toán lớn ngày càng nhiều, cần những máy tính cực mạnh có khả năng xử lý tốc độ cao – Kiến trúc máy tính tuần tự (Von-Neumann) tiến đến giới hạn tốc độ, một bộ xử lý duy nhất khó nâng cao hơn nữa khả năng xử lý – Các kiến trúc máy tính song song giúp tăng hiệu suất tính toán cho máy tính: – Kiến trúc song song mức lệnh IPL (Instruction-level parallelism) : Tăng số lượng lệnh thi hành được trên cùng 1 đơn vị thời gian – Kiến trúc song song mức xử lý (Machine parallelism) : Tăng số lượng đơn vị xử lý phần cứng – Cần kết hợp cả 2 kiến trúc song song để tạo ra các máy tính có hiệu suất cao
33. Cấu trúc bộ xử lý tiên tiến • Kiến trúc song song mức lệnh – Siêu đường ống (Superpipeline) • Chia mỗi thao tác trong chu trình lệnh ra n bước nhỏ → ống lệnh dài hơn • Cần 1/n chu kỳ máy cho mỗi thao tác – Siêu hướng (Superscalar) • Sử dụng nhiều ống lệnh → CPU gồm nhiều đơn vị chức năng, cho phép thi hành nhiều lệnh đồng thời • Mỗi chu kỳ máy thực hiện được nhiều lệnh – VLIW (Very Long Instruction Word) • Ghép nhiều lệnh đơn vào 1 từ máy để thực hiện đồng thời • Ví dụ : CPU Itanium họ IA-64 của Intel cho phép ghép 3 lệnh/từ máy gọi là bundle gồm 128 bit
34. Cấu trúc bộ xử lý tiên tiến • Superpipeline Chu kỳ 1 2 3 4 5 6 7 Lệnh 1 I1 I2 D1 D2 F1 F2 E1 E2 W1 W2 Lệnh 2 I1 I2 D1 D2 F1 F2 E1 E2 W1 W2 Lệnh 3 I1 I2 D1 D2 F1 F2 E1 E2 W1 W2 Lệnh 4 I1 I2 D1 D2 F1 F2 E1 E2 W1 W2 Lệnh 5 I1 I2 D1 D2 F1 F2 E1 E2 W1 W2 Chu kỳ 1 2 3 4 5 6 7 8 9 Lệnh 1 I D F E W • Super- Lệnh 2 I D F E W Lệnh 3 I D F E W scalar Lệnh 4 I D F E W Lệnh 5 I D F E W Lệnh 6 I D F E W Lệnh 7 I D F E W Lệnh 8 I D F E W Lệnh 9 I D F E W Lệnh 10 I D F E W
35. Cấu trúc bộ xử lý tiên tiến • VLIW • Ví dụ: Khuôn dạng lệnh của CPU Intel Itanium
36. Cấu trúc bộ xử lý tiên tiến • Kiến trúc song song mức xử lý – Tích hợp nhiều bộ xử lý đồng thời để tăng khả năng thi hành chương trình – Các xu hướng phát triển: • Đa chương (multi-programming) • Đa luồng (multi-threading) • Đa nhân (multi-core) • Đa xử lý (multi-processing) • Đa máy tính (multi-computer)
37. Cấu trúc bộ xử lý tiên tiến • Kiến trúc song song mức xử lý (tiếp) (a) On-chip parallelism (b) Coprocessor (c) Multiprocessor (d) Multicomputer (e) Grid
38. Cấu trúc bộ xử lý tiên tiến • Multi-core
39. Cấu trúc bộ xử lý tiên tiến • Ví dụ : CPU Intel Core i7 gồm 4 nhân
40. Cấu trúc bộ xử lý tiên tiến • Multi-processor – Sử dụng bus chung hoặc switch – Sử dụng bộ nhớ chung hoặc riêng biệt Sơ đồ UMA (Uniform Memory Access) dùng bus chung và bộ nhớ chung
41. Cấu trúc bộ xử lý tiên tiến • Multi-processor (tiếp) – Sơ đồ NUMA (Non-Uniform Memory Access) dùng bus chung và bộ nhớ riêng
42. Cấu trúc bộ xử lý tiên tiến • Multi-processor (tiếp) – Sơ đồ UMA (Uniform Memory Access) dùng switch và bộ nhớ riêng – Còn gọi là hệ thống đa xử lý đối xứng SMP (Symmetric Multi- Processors)
43. Cấu trúc bộ xử lý tiên tiến • Multi-processor (tiếp) – Sơ đồ multi-processor dùng bộ nhớ chung
44. Cấu trúc bộ xử lý tiên tiến • Ví dụ: Hệ thống SUN E25K (NUMA multi-processor) 72 CPU Dual-core UltraSPARC IV+ 1.95GHz 32MB Cache L3 1.15 TB RAM 250TB HDD
45. Cấu trúc bộ xử lý tiên tiến • Multi-computer – Phân loại theo Flynn (1966): Căn cứ vào số lượng lệnh và số lượng dữ liệu có thể xử lý là 1 hay nhiều • Single instruction, single data stream – SISD • Single instruction, multiple data stream – SIMD • Multiple instruction, single data stream – MISD • Multiple instruction, multiple data stream- MIMD
46. Cấu trúc bộ xử lý tiên tiến • Sơ đồ phân loại Flynn
47. Cấu trúc bộ xử lý tiên tiến • Ví dụ về SIMD
48. Cấu trúc bộ xử lý tiên tiến • Cluster – Là 1 dạng máy tính loại MIMD gồm nhiều máy tính độc lập kết nối qua mạng tốc độ cao, mỗi máy có CPU, BN và IO riêng – Dùng phương pháp truyền thông báo (Message Passing) để trao đổi thông tin (bằng phần mềm) • MPI (Message Passing Interface) • PVM (Parallel Virtual Machine) – Gồm 2 loại • NOW (Network of Workstations) hoặc COW (Cluster of Workstations) : Kết nối qua LAN • Grid : Kết nối qua Internet
49. Cấu trúc bộ xử lý tiên tiến • Cluster (tiếp)
50. Cấu trúc bộ xử lý tiên tiến • Message-passing multi-computer
51. Cấu trúc bộ xử lý tiên tiến • Ví dụ: Siêu máy tính Bluegen của IBM 500 TFLOPS (teraFLOPS) 2 core PowerPC 440 700 MHz 4MB L3
52. Cấu trúc bộ xử lý tiên tiến • Ví dụ: Siêu máy tính Red Storm của Cray
53. Cấu trúc bộ xử lý tiên tiến • So sánh 2 siêu máy tính Bluegen & Red Storm
54. Cấu trúc bộ xử lý tiên tiến • Top 10 siêu máy tính 06/2010 trên trang top500.org Rank Site Computer Oak Ridge National Laboratory Jaguar - Cray XT5-HE Opteron Six Core 2.6 GHz 1 United States Cray Inc. National Supercomputing Centre in Shenzhen Nebulae (Tinh Vân) - Dawning TC3600 Blade, Intel X5650 2 China (Thâm Quyến) Dawning Roadrunner - BladeCenter QS22/LS21 Cluster, PowerXCell 8i 3.2 Ghz / DOE/NNSA/LANL 3 Opteron DC 1.8 GHz, Voltaire Infiniband United States IBM National Institute for Computational Kraken XT5 - Cray XT5-HE Opteron Six Core 2.6 GHz 4 Sciences/University of Tennessee Cray Inc. United States Forschungszentrum Juelich (FZJ) JUGENE - Blue Gene/P Solution 5 Germany IBM NASA/Ames Research Center/NAS Pleiades - SGI Altix ICE 8200EX/8400EX, Xeon HT QC 3.0 Ghz 6 United States SGI National SuperComputer Center in Tianjin/NUDT Tianhe-1 (Tinh Hà) - NUDT TH-1 Cluster, Xeon E5540/E5450 7 China (Thiên Tân) NUDT DOE/NNSA/LLNL BlueGene/L - eServer Blue Gene Solution 8 United States IBM Argonne National Laboratory Intrepid - Blue Gene/P Solution 9 United States IBM National Renewable Energy Laboratory Red Sky - Sun Blade x6275, Xeon X55xx 2.93 Ghz, Infiniband 10 United States Sun
55. Cấu trúc bộ xử lý tiên tiến • Top 10 siêu máy tính 06/2011 trên trang top500.org Rank Site Computer RIKEN Advanced Institute for Computational K computer, SPARC64 VIIIfx 2.0GHz 1 Science - Japan Fujitsu National Supercomputing Center in Tianjin Tianhe-1A (Tinh Hà) X5670 2.93Ghz 6C, NVIDIA GPU 2 (Thiên Tân) – China NUDT DOE/SC/Oak Ridge National Laboratory Jaguar - Cray XT5-HE Opteron 6-core 2.6 GHz 3 United States Cray Inc. National Supercomputing Centre in Shenzhen Nebulae (Tinh Vân) Intel X5650, NVidia Tesla C2050 GPU 4 (Thâm Quyến) – China Dawning GSIC Center, Tokyo Institute of Technology TSUBAME 2.0 G7 Xeon 6C X5670, Nvidia GPU, 5 Japan NEC/HP DOE/NNSA/LANL/SNL Cielo - Cray XE6 8-core 2.4 GHz 6 United States Cray Inc. NASA/Ames Research Center/NAS Pleiades Xeon HT QC 3.0/Xeon 5570/5670 2.93 Ghz 7 United States SGI DOE/SC/LBNL/NERSC Hopper - Cray XE6 12-core 2.1 GHz 8 United States Cray Inc. Commissariat a l'Energie Atomique (CEA) Tera-100 - Bull bullx super-node S6010/S6030 9 France Bull SA DOE/NNSA/LANL Roadrunner - PowerXCell 8i 3.2 Ghz / Opteron DC 1.8 GHz 10 United States IBM
56. Cấu trúc bộ xử lý tiên tiến • Top 10 siêu máy tính 06/2012 trên trang top500.org Rank Site Computer DOE/NNSA/LLNL Sequoia - BlueGene/Q, Power BQC 16C 1.60 GHz, Custom 1 United States IBM RIKEN Advanced Institute for Computational K computer, SPARC64 VIIIfx 2.0GHz, Tofu interconnect 2 Science Japan Fujitsu DOE/SC/Argonne National Laboratory Mira - BlueGene/Q, Power BQC 16C 1.60GHz, Custom 3 United States IBM Leibniz Rechenzentrum SuperMUC - iDataPlex DX360M4, Xeon E5-2680 8C 4 Germany 2.70GHz, Infiniband FDR IBM National Supercomputing Center in Tianjin Tianhe-1A - NUDT YH MPP, Xeon X5670 6C 2.93 GHz, 5 China NVIDIA 2050 NUDT DOE/SC/Oak Ridge National Laboratory Jaguar - Cray XK6, Opteron 6274 16C 2.200GHz, Cray 6 United States Gemini interconnect, NVIDIA 2090 Cray Inc. CINECA Fermi - BlueGene/Q, Power BQC 16C 1.60GHz, Custom 7 Italy IBM Forschungszentrum Juelich (FZJ) JuQUEEN - BlueGene/Q, Power BQC 16C 1.60GHz, Custom 8 Germany IBM CEA/TGCC-GENCI Curie thin nodes - Bullx B510, Xeon E5-2680 8C 2.700GHz, 9 France Infiniband QDR Bull National Supercomputing Centre in Shenzhen Nebulae - Dawning TC3600 Blade System, Xeon X5650 6C 10 (NSCS) China 2.66GHz, Infiniband QDR, NVIDIA 2050 Dawning
57. Cấu trúc bộ xử lý tiên tiến • Top 10 siêu máy tính 11/2012 trên trang top500.org Rank Site System Cores DOE/SC/Oak Ridge National Laboratory Titan - Cray XK7 , Opteron 6274 16C 2.200GHz, 1 560.640 United States Cray Inc. DOE/NNSA/LLNL Sequoia - BlueGene/Q, Power BQC 16C 1.60 Hz, 2 1.572.864 United States IBM RIKEN Advanced Institute for Computational Science K computer, SPARC64 VIIIfx 2.0GHz, 3 705.024 Japan Fujitsu DOE/SC/Argonne National Laboratory Mira - BlueGene/Q, Power BQC 16C 1.60GHz, 4 786.432 United States IBM Forschungszentrum Juelich (FZJ) JUQUEEN - BlueGene/Q, Power BQC 16C 5 393.216 Germany 1.60GHz, IBM Leibniz Rechenzentrum SuperMUC - iDataPlex DX360M4, Xeon E5-2680 6 147.456 Germany 8C 2.70GHz, IBM Texas Advanced Computing Center/Univ. of Texas Stampede - PowerEdge C8220, Xeon E5-2680 8C 7 204.900 United States 2.700GHz, Intel Xeon Phi Dell National Supercomputing Center in Tianjin Tianhe-1A - NUDT YH MPP, Xeon X5670 6C 2.93 8 186.368 China GHz, NVIDIA 2050 NUDT CINECA Fermi - BlueGene/Q, Power BQC 16C 1.60GHz, 9 163.840 Italy IBM IBM Development Engineering DARPA Trial Subset - Power 775, POWER7 8C 10 63.360 United States 3.836GHz IBM
58. Câu hỏi