›
›

Bài giảng Kỹ thuật điện tử - Trần Tiến Phức (Phần 2)

pdf 41 trang ngocly 470
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Kỹ thuật điện tử - Trần Tiến Phức (Phần 2)", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pdfbai_giang_ky_thuat_dien_tu_tran_tien_phuc_phan_2.pdf

Nội dung text: Bài giảng Kỹ thuật điện tử - Trần Tiến Phức (Phần 2)

  1. Chương 3 KĨ THUẬT XUNG - SỐ "Kĩ thuật xung - số'' là thuật ngữ bao gồm một lĩnh vực khá rộng và quan trọng của ngành kĩ thuật điện tử - tin học. Ngày nay, trong bước phát triển nhảy vọt của kĩ thuật tự động hóa, nó mang ý nghĩa là khâu then chốt, là công cụ không thể thiếu để giải quyết các nhiệm vụ kĩ thuật cụ thể hướng tới mục đích giảm các chi phí về năng lượng và thời gian cho một quá trình công nghệ hay kĩ thuật, nâng cao độ tin cậy hay hiệu quả của chúng. Trong chương này, do thời gian hạn chế, chúng ta chỉ đề cập tới một số vấn đề có tính chất cơ bản, mở đầu của kĩ thuật xung - số. Việc nghiên cứu chi tiết hơn sẽ được thực hiện ở giáo trình Kỹ thuật xung, Kỹ thuật số và Xử lý tín hiệu số. 3.1. KHÁI NIỆM CHUNG 3.1.1. Tín hiệu xung và tham số Tín hiệu điện áp hay dòng điện biến đổi theo thời gian (mang nội dung của một quá trình thông tin nào đó) có hai dạng cơ bàn: liên tục hay rời rạc (gián đoạn). Tương ứng với chúng, tồn tại hai loại hệ thống gia công, xử lí tín hiệu có những đặc điểm kĩ thuật khác nhau mang những ưu, nhược điểm khác nhau là hệ thống liên tục (analog) và hệ thống rời rạc (digital). Nhiều khi, do đặc điểm lịch sử phát triển và để phát huy đầy đủ ưu thế của từng loại ta gặp trong thục tế hệ thống lai ghép kết hợp cả việc gia công xử lí hai loại tín hiệu trên. Đối tượng của chương này chỉ đề cập tới loại tín hiệu rời rạc theo thời gian gọi là tín hiệu xung. Dạng các tín hiệu xung thường gặp cho trên hình 3.1. Chúng có thể là một dãy xung tuần hoàn theo thời gian với chu kì lặp lại T, hay chỉ là một xung đơn xuất hiện một lần, có cực tính dương, âm hoặc cực tính thay đổi. Hình 3.1: Các dạng tín hiệu xung a) Dãy xung vuông; b) Dãy xung tam giác (răng cưa); c) Dãy xung hàm mũ (xung kim) 197
  2. Hình 3.2 chỉ ra một xung vuông thực tế với các đoạn đặc trưng: sườn trước, đỉnh và sườn sau. Các tham số cơ bản là biên độ, độ rộng xung, độ rộng sườn trước và sau, độ sụt đỉnh. Hình 3.2: Các tham số của một tín hiệu xung • Biên độ xung Um xác đinh bằng giá trị lớn nhất của điện áp tín hiệu xung có được trong thời gian tồn tại của nó. • Độ rộng sườn trước và sườn sau (ttr và ts) xác đinh bởi khoảng thời gian tăng và thời gian giảm của biên độ xung trong khoảng giá trị 0,l Um đến 0,9Um • Độ rộng xung tx xác định bằng khoảng thời gian có xung với biên độ trên mức 0,1Um (hay mức 0,5Um tùy theo chuẩn quy ước). • Đô sụt đỉnh xung thể hiện mức giảm biên độ xung ở đoạn đỉnh xung. Với dãy xung tuần hoàn, còn có các tham số đặc trưng sau (cụ thể xét với dãy xung vuông). • Chu kì lặp lại xung T (hay tần số xung f = 1/T) là khoảng thời gian giữa các điểm tương ứng của hai xung kế tiếp nhau. • Thời gian nghỉ tng (h3.1a) là khoảng thời gian trống giữa hai xung liên tiếp. • Hệ số lấp đầy γ là tỉ số giữa độ rộng tx và chu kì T. t γ = X T từ đó có hệ thực : T = tx + tng và γ < 1 Trong kĩ thuật xung - số, người ta thường sử dụng phương pháp số đối với dạng tín hiệu xung với quy ước chỉ có hai trạng thái phân biệt: 198
  3. • Trạng thái có xung (khoảng tx) với biên độ lớn hơn một mức ngưỡng UH gọi là mức cao hay mức "1', mức UH thường được chọn cỡ bằng 1/2 điện áp nguồn cung cấp. • Trạng thái không có xung (khoảng tng với biên độ nhỏ hơn một mức ngưỡng UL) gọi là mức thấp hay mức "O". Mức UL được chọn tùy theo phần tử khóa (tranzito, IC). • Các mức điện áp ra trong dải UL < Ura < UH là các trạng thái cấm. Vấn đề này sẽ được đề cập kĩ hơn ở phần tiếp theo. 3.1.2. Chế độ khóa của tranzito Tranzito làm việc ở chế độ khóa hoạt động như một khóa điện tử đóng mở mạch với tốc độ nhanh (l0-9 + l0-6s), do đó có nhiều đặc điểm khác với chế độ khuếch đại đã xét ở chương 2. a - Yêu cầu cơ bản với một tranzito ở chế độ khóa là điện áp đầu ra có hai trạng thái khác biệt: § Ura ≥ UH khi Uvào ≤ UL (3-1) § Ura ≤ UL khi Uvào ≥ UH Chế độ khóa của tranzito được xác đinh bởi chế độ điện áp hay dòng điện một chiều cung cấp từ ngoài qua 1 mạch phụ trợ (khóa thường đóng hay thường mở). Việc chuyển trạng thái của khóa thường được thực hiện nhờ một tín hiệu xung có cực tính thích hợp tác động tới đầu vào. Cũng có trường hợp khóa tự động chuyển đổi trạng thái một cách tuần hoàn nhờ mạch hồi tiếp dương nội bộ, khi đó không cần xung điều khiển (xem các phấn mạch tạo xung tiếp sau). Để đưa ra những đặc điểm chủ yếu của chế độ khóa, hay xét mạch cụ thể hình 3.3. Hình 3.3: Mạch khóa (đảo) dùng Tranzito 199
  4. Sơ đồ thực hiện được điều kiện (3-1) khi lựa chọn các mức UH, UL cũng như các giá trị Rc và RB thích hợp. Ban đầu (khi Uv = 0 hay Uv ≤ UL) tranzito ở trạng thái đóng, dòng điện ra Ic = 0, lúc không có tải Rt. Ura = +Ecc Lúc điện trở tải nhỏ nhất Rc = Rt (với Rt là điện trở vào của mạch tầng sau nối với đầu ra của sơ đồ) Ura = 0,5Ecc là mức nhỏ nhất của điện áp ra ở trạng thái H, để phân biệt chắc chắn, ta chọn UH < 0,5Ecc (chẳng hạn UH = l,5V khi Ecc = 5V). Phù hợp với điều kiện (3-1), điện áp vào phải nằm dưới mức UL (được hiểu là điện áp vào lớn nhất để tranzito vẫn bị khóa chắc chắn UL=UVmax). Với tranzito silic người ta chọn UL = 0,4V. Khi có xung điều khiển cực tính dương đưa tới đầu vào Uvào ≥ UH tranzito chuyển sang trạng thái mở (bão hòa), điện áp ra khi đó phải thỏa mãn điều kiện Ura ≤ UL. Điện trở Rc chọn thích hợp để thời gian quá độ đủ nhỏ và dòng Ic không quá lớn, chẳng hạn Rc = 5kΩ. Xác định RB để khi Uv = UH = 1,5V thì Ura ≤ UL = 0,4V. Muốn vậy Icbh = ECC/RC = 1mA, với b = 100 khi đó dòng bazơ IBbH = 10mA. Để tranzito bão hòa vững, chọn IB = 100mA (tức là có dự trữ 10 lần), lúc đó lưu ý UBE = 0,6V có (1,5 - 0,6)V R = = 9kΩ B 100μ0 b - Đặc tính truyền đạt của sơ đồ với những tham số trên cho ở hình 3.4. Để đánh giá mức tin cậy của khóa, người ta định nghĩa các tham số độ dự trữ chống nhiễu ở mức cao SH và ở mức thấp SL: SH = Ura khóa – UH (3-2) SL = UL - Ura mở Ở đây, Ura khóa và Ura mở là các điện áp thực tế tại lối ra của tranzito lúc khóa hay mở tương ứng với trường hợp cụ thể trên SH = 2,5V – l,5V = 1V (lúc Uv £ UL) SL = 0,4V – 0,2V = 0,2V (lúc Uv ³ UH) Từ đó có nhận xét sau: - Có thề dễ đàng đạt được mức SH lớn bằng cách chọn Ecc và các tham số Rc, RB thích hợp. - Do SL thường nhỏ, cần phải quan tâm đặc biệt tới việc nâng cao tính chống nhiễu với mức thấp. Vì trị số điện áp ra Urabh = UCEbh thực tế không thể giảm được, muốn SL tăng, cần tăng mức UL (xem biểu thức 3.2). 200
  5. Hình 3.4: Đặc tuyến truyền đạt của tranzito khóa 3.1.3. Chế độ khóa của khuếch đại thuật toán Khi làm việc ở chế độ xung, mạch vi điện tử tuyến tính hoạt động như một khóa điện tử đóng, mở nhanh, điểm làm việc luôn nằm trong vùng bão hòa của đặc tuyến truyền đạt Ura = f(Uvào) (h.2.104). Khi đó điện áp ra chỉ nằm ở một trong hai mức bão + - hòa U ramax và Uramax ứng với các biên độ Uv đủ lớn. Để minh họa nguyên lí hoạt động của một IC khóa ta xét một ví dụ điển hình là mạch so sánh (comparator). a - Mạch so sánh (h.3.8) thực hiện quá trình so sánh biên độ của điện áp đưa vào (Uvào) với một điện áp chuẩn (Ungưỡng) có cực tính có thể là dương hay âm. Thông thường giá trị Ungưỡng được định trước cố đinh và mang ý nghĩa là một thông tin chuẩn (tương tự như quả cân trong phép cân trọng lượng kiểu so sánh), còn giá trị Uvào là một lượng biến đổi theo thời gian cần được giám sát theo dõi, đánh giá, mang thông tin của quá trình động (thường biến đổi chậm theo thời gian) cần được điều khiển trong một dải hay ở một trạng thái mong muốn. Khi hai mức điện áp này bằng nhau (Uvào= Ungưỡng) tới đầu ra bộ so sánh sẽ có sự thay đổi cực tính của điện áp từ + - U ramax tới U ramax hoặc ngược lại. Trong trường hợp riêng, nếu chọn Ungưỡng = 0 thì thực chất mạch so sánh đánh dấu lúc đổi cực tính của UVào. Trong mạch hình 3.8a Uvào và Ungưỡng được đưa tới hai đầu vào đảo và không đảo tương ứng của IC. Hiệu của chúng Uo = Uv - Ungưỡng là điện áp giữa hai đầu vào của IC sẽ xác định hàm truyền của nó: + Khi Uv 0 và Ura = U ramax (3-3) Như vậy, điện áp ra đổi cực tính khi Uvào chuyển qua giá trị ngưỡng Ungưỡng. Nếu Uvào và Ungưỡng trong hình 3.8a đổi vị trí cho nhau hay cùng đổi cực tính (khí vị trí giữ nguyên) thì đặc tính hình 8.8b đảo ngược lại (nghĩa là h.38c và d). - Khi Uv < Ungưỡng thì Ura = - U ramax + Khi Uv ≥ Ungưỡng thì Ura = + U ramax 201
  6. b - Trong những trường hợp biên độ của Uvào và Ungưỡng lớn hơn giá trị điện áp đầu vào tối đa cho phép của IC, cần mắc chúng qua bộ phân áp điện trở trước khi đưa tới các đầu vào của IC. Giống như khóa tranzito, khi làm việc với các tín hiệu xung biến đổi nhanh cần lưu ý tới tính chất quán tính (trễ) của IC thuật toán. Với các IC thuật toán tiêu chuẩn hiện nay, thời gian tăng của điện áp ra khoảng V/ms, do đó việc dùng chúng trong các mạch comparator có nhiều hạn chế khi đòi hỏi độ chính xác cao. Trong điều kiện tốt hơn, việc sử dụng các IC chuyên dụng được chế tạo sẵn sẽ có tốc độ chuyển biến nhanh hơn nhiều cấp (cỡ V/ns. ví đụ loại mA710, A110, LM310-339 hay NE521 ). Hoặc dùng các biện pháp kĩ thuật mạch để giảm khoảng ± cách giữa 2 mức U ramax Hình 3.8 : a), c) - Bộ so sánh dùng IC thuật toán với hai kiểu mắc khác nhau và b), d) - Hàm truyền đạt tương úng của chúng c - Có thể mở rộng chức năng của mạch so sánh nhờ mạch hình 3.9a với đặc tính truyền đạt cho trên hình 3.9b, gọi là bộ so sánh tổng. Từ đặc tính hình 3.9b thấy rõ bộ so sánh tổng sẽ chuyển trạng thái ở đầu ra lúc tổng đại số của hai điện áp vào (đưa tới cùng một đầu vào) đạt tới 1 giá trị ngưỡng (đưa tới đầu vào kia). Nếu chọn Ungưỡng = 0 (h.3.9a) thì mạch sẽ lật lúc có điều kiện U1 + U2 = 0 (h.3.9b). Các nhận xét khác, đối với mạch hlnh 3.8a ở đây đều đúng cho bộ so sánh tổng khi đảo lại: đặt U1 và U2 tới đầu vào N và Unguỡng tới đầu vào P. 202
  7. Hình 3.9: Bộ so sánh tổng (a) và đặc hàm truyền đạt của nó (b) 3.2. MẠCH KHÔNG ĐỒNG BỘ HAI TRẠNG THÁI ỔN ĐỊNH Các mạch có hai trạng thái ổn định ở đầu ra (còn gọi là mạch trigơ) được đặc trưng bởi hai trạng thái ổn định bền theo thời gian và việc chuyển nó từ trạng thái này sang trạng thái kia (xảy ra tức thời nhờ các vòng hồi tiếp dương nội bộ) chỉ xảy ra khi đặt tới lối vào thích hợp của nó các xung điện áp có biên độ và cực tính thích hợp. Đây là phần tử cơ bản cấu tạo nên một ô nhớ (ghi, đọc) thông tin dưới dạng số nhị phân. 3.2.1. Tri gơ đối xứng (RS-trigơ) dùng tranzito Hình 3.11: Tri gơ đối xứng kiểu RS dùng tranzito 203
  8. Hình 3.11 đưa ra dạng mạch nguyên lí của một tri gơ RS đối xứng. Thực chất đây là hai mạch đào hình 3.3 dùng T1 và T2 ghép liên tiếp nhau qua các vòng hồi tiếp dương bằng các cặp điện trở R1R3 và R2R4. a - Nguyên lí hoạt động : Mạch 3.11 chỉ có hai trạng thái ổn định bền là: T1 mở, T2 khóa ứng với mức điện áp ra Q = 1, Q = 0 hay T1 khóa T2 mở ứng với trạng thái ra Q = 0, Q =1. Các trạng thái còn lại là không thể xảy ra (T1 và T2 cùng khóa) hay là không ổn định (T1 và T2 cùng mở). T1 và T2 không thể cùng khóa do nguồn +Ecc khi đóng mạch sẽ đưa một điện áp dương nhất định tới các cực bazơ. T1 và T2 có thể cùng mở nhưng do tính chất đối xứng không lí tưởng của mạch, chỉ cần một sự chênh lệch vô cùng bé giữa dòng điện trên 2 nhánh (IB1 ¹ IB2 hay Ic1 ¹ Ic2) thông qua các mạch hồi tiếp dương, độ chênh lệch này sẽ bị khoét sâu nhanh chóng tới mức sơ đồ chuyển về một trong hai trạng thái ổn định bền đã nêu (chẳng hạn thoạt đầu IB1 > IB2 từ đó ICl > IC2, các giảm áp âm trên colectơ của T1 và dương trên colectơ của T2 thông qua phân áp R2R4 hay R1R3 đưa về làm IB1 > IB2 dẫn tới T1 mở T2 khóa. Nếu ngược lại lúc đầu IB1 < IB2 thì sẽ dẫn tới T1 khóa T2 mở). Tuy nhiên, không nói chắc được mạch sẽ ở trạng thái nào trong hai trạng thái ổn định đã nêu. Để đầu ra đơn trị, trạng thái vào ứng với lúc R=S=1 (cùng có xung dương) là bị cấm. Nói khác đi điều kiện cấm là R.S=0). (3-6). Từ việc phân tích trên rút ra bảng trạng thái của Trigơ RS cho phép xác định trạng thái ở đầu ra của nó ứng với tất cả các khả năng có thể của các xung đầu vào ở bảng 3.1. Ở đây chỉ số n thể hiện trạng thái hiện tại, chỉ số (n + l) thể hiện trạng thái tương hai của đầu ra, dấu chéo thể hiện trạng thái cấm. Đầu vào R gọi là đầu vào xóa (Reset). Đầu vào S gọi là đầu vào thiết lập (Set). Đầu vào Đầu ra R S Q n n n+1 Ǭn+1 0 0 Qn Ǭn 0 1 1 0 1 0 0 1 1 1 x x Bảng 3.1. Bảng trạng thái của trigo RS 3.2.2. Tri gơ Smit dang Tranzito Sơ đồ tri gơ RS ở trên lật trạng thái khi đặt vào cực bazơ của tranzito đang khóa một xung dương có biên độ thích hợp để mở nó (chỉ xét với quy ước logic dương). Có thể sử dụng chỉ một điện áp vào duy nhất cực tính và hình dạng tùy ý (chỉ yêu cầu 204
  9. mức biên độ đủ lớn) làm lật mạch trigơ. Loại mạch này có tên là Trigơ Smit, được cấu tạo từ các tranzito hay IC tuyến tính (còn gọi là bộ so sánh có trễ). a. Hình 3.12 đưa ra mạch nguyên lí tri gơ Smit dùng tranzito và đặc tuyến truyền đạt của nó. Hình 3.12: Trigơ Smit dòng tranzito (a); đặc tuyến truyền đạt (b) và kết quả mô phỏng biến tín hiệu hình sin thành xung vuông (c) Qua đặc tuyến hình 3.12b thấy rõ: Lúc tăng dần Uvào từ một trị số rất âm thì: khi Uv Ungắt ; Ura = Uramax khi Uv ≤ Ungắt ; Ura = Uramin (3-8) b. Có thể giải thích hoạt động của mạch như sau: Ban đầu T1 khóa (do B1 được đặt từ 1 điện áp âm lớn) T2 mở (do RC định dòng làm việc từ Ec) lúc đó Ura = UCE2 bão hòa = Uramix. Khi tăng Uv tới lúc Uv ≥ Uđóng T1 mở, qua mạch hồi tiếp dương ghép trực tiếp từ colectơ T1 về bazơ T2 làm T2 bị khóa do đột biến điện áp âm từ C1 đưa tới, qua mạch R1R2 đột biến điện áp dương tại C2 đưa tới bazơ T1 quá trình dẫn tới T1 mở bão hòa, T2 khóa và Ura = Uramax, phân tích tương tự, mạch sẽ lật trạng thái về T1 khóa T2 mở lúc Uvào giảm qua giá trị Ungắt. 205
  10. Các giá trị Uvđóng và Uvngắt do việc lựa chọn các giá trị RC, R1 ,R2 của sơ đồ 3.12a quyết định. Hiện tượng trên cho phép dùng trigơ Smit như một bộ tạo xung vuông, nhờ hồi tiếp dương mà quá trình lật trạng thái xảy ra tức thời ngay cả khi Uvào biến đổi từ từ Hình 3.12 c) mô tả một ví dụ biến đổi tín hiệu hình sin thành xung vuông nhờ trigơ Smit. 3.2.3. Trigơ Smit dùng IC tuyến tính a - Với trigơ Smit đảo (h.315a) khi tăng đần Uvào từ 1 giá tri âm lớn, ta thu được đặc tính truyền đạt dạng hình 3.15(b). Tức là: Ura Hình 3.15: Trigơ Smit kiểu đảo a) và kiểu không đảo (c) với các đặc tính truyền đạt tương ứng (b) và (d) - Khi Uv có giá trị âm lớn Ura = +Uramax trên lối vào không đảo (P) có Uramax UPmax = R1 = Uv ngă t (3-9) R1 +R2 Tăng dần Uvào trạng thái này không đổi cho tới khi Uvào chưa đạt tới Uvngắt . Khi Uvào ≥ Uvngắt , qua mạch hồi tiếp dương có - Uramin UPmin = R1 = Uv đóng (3-10) R1 + R2 206
  11. và tiếp tục giữ nguyên khi Uv tăng. - Khi giảm Uvào từ 1 giá trị dương lớn, cho tới lúc Uv = Uvđóng mạch mới lật làm Ura chuyển từ -Uramin tới + Uramax . - Để đạt được hai trạng thái ổn định cần có điều kiện R 1 .K ≥ 1 (311) R1 + R2 với K là hệ số khuếch đại không tải của IC. Khi đố độ trễ chuyển mạch được xác định bởi: R1 ΔUtrê = (Uramax - Uramin ) = β(Uramax - Uramin ) (3-12) R1 + R2 b - Với tri gơ Smit không đảo (h.3.15c) có đặc tính truyền đạt hình 3.15d dạng ngược với đặc tính hình 3.15b. Thực chất sơ đồ 3.15c có dạng là một bộ so sánh tổng 3.9a với 1 trong số hai đầu vào được nối tới đầu ra (U2≡Ura). Từ phương trình cân bằng dòng điện cho nút P có: U U vào = ra R1 R2 R1 Suy ra ngưỡng: Uvngăn = - Uramax (3-13) R2 R1 Uvđđón = - Uramin R2 hay độ trễ chuyển mạch xác định bởi : R1 ΔUtrê = (Uramax - Uramin ) (3-14) R1 Do cách đưa điện áp vào tới lối vào không đảo (P) nên khi Uv có giá tri âm lớn: Ura = -Uramin và khi Uv có giá trị dương lớn: Ura = +Uramax. Các phân tích khác tương tự như với mạch 3.15a đã xét. c - Tương tự như sơ đồ trigơ Smit dùng tranzito hình 3.12a, có thể dùng các mạch 3.15a và 3.15c để tạo các xung vuông góc từ dạng điện áp vào bất kì (tuần hoàn). Khi đó chu kì xung ra Tra = Tvào. Điều này đặc biệt có ý nghĩa khi cần sửa và tạo lại dạng một tín hiệu tuần hoàn với thông số cơ bản là tần số giống nhau (hay chu kì đồng bộ nhau). Hình 3.16a và b đưa ra ví dụ giản đồ minh họa biến đổi điện áp hình sin lối vào thành xung vuông lối ra sử dụng trigơ Smit đảo (3.16a) và trigơ Smit không đảo (3.16b). Các hệ thức từ (3-9) đến (3-14) cho phép xác định các mức ngưỡng lật của trigơ Smit và những thông số quyết định tới giá trị của chúng. Trigơ Smit là dang mạch cơ 207
  12. bản để từ đó xây dựng các mạch tạo dao động xung dùng IC tuyến tính sẽ được xét trong các phần tiếp của chương này. 3.3. MẠCH KHÔNG ĐỒNG BỘ MỘT TRẠNG THÁI ỔN ĐỊNH Đây là loại mạch có một trạng thái ổn định bền. Trạng thái thứ hai của nó chỉ ổn định trong một khoảng thời gian nhất định nào đó (phụ thuộc vào tham số của mạch) sau đó mạch lại quay về trạng thái ổn định bền ban đầu. Vì thế, mạch còn có tên là trigơ một trạng thái ổn định hay đa hài đợi hay đơn giản hơn là mạch rơ le thời gian. 3.3.1. Đa hài đợi dùng tranzito Hình 3.17a chỉ ra mạch điện nguyên lí và hình 3.17b là giản đồ đlện áp - thời gian minh họa nguyên lí hoạt động của mạch đa hài đợi dùng tranzito. Hình 3.17: Mạch điện nguyên lý đa hài đợi dùng tranzito (a), giản đồ thời gian qua bốn điểm đo Uvào; UB1; UB2; Ura (b) Thực chất mạch hình 3.17a là một trigơ RS, trong đó một trong các điện trở hồi tiếp dương được thay bằng một tụ điện. Trạng thái ban đầu T2 mở -T1 khóa nhờ R, T2 mở bão hòa làm UCE2 = UBEI = 0 nên T1 khóa, đây là trạng thái ổn định bền (gọi là trạng thái đợi). Lúc t = to có xung điện áp dương ở lối vào mở T1, điện thế cực colectơ của T1 giảm từ +E xuống gần bằng 0. Bước nhảy điện thế này thông qua bộ lọc tần số cao RC đặt toàn bộ đến cực bazơ của T2 làm điện thế ở đó đột biến từ mức thông (khoảng +0,6v) đến mức -E + 0,6v ≈ -E, do đó T2 bị khóa lại. Khi đó T1 được đuy trì ở trạng thái mở nhờ mạch hồi tiếp dương R1R2 ngay cả khi điện áp vào bằng 0. Tụ C (đấu qua R đến điện thế +E) bắt đầu nạp điện làm điện thế cực bazơ T2 biến đổi theo quy luật : 208
  13. UB2 ≈ E [ 1 - 2exp( -t/RC )] (3-15) Với điều kiện ban đầu: UB2(T = to) = -E và điều kiện cuối: UB2(T -> ∞) = E T2 bị khóa cho tới lúc t = t1 (h.3.17b) khi UB2 đạt tới giá trl +0,6 khoảng thời gian này xác định từ điều kiện UB2(t1) = 0 và quyết định độ dài xung ra tx: t1- to = tx = RCln2 = 0,7RC (3-16) Sau lúc t = t1, T2 mở và quá trình hồi tiếp dương qua R1, R2 đưa mạch về lại trạng thái ban đầu, đợi xung vào tiếp sau (lúc t = t2). Lưu ý những điều trình bày trên đúng khi T > tx > tx (3-17) (tx là độ rộng xung vào và Tv là chu kì xung vào) và khi điều kiện (3-17) được thỏa mãn thì ta luôn có chu kì xung ra Tra = Tv. 3.3.2. Mạch đa hài đợi dùng IC thuật toán Hình 3.18: Nguyên lý mạch đa hài đợi dùng IC. Khởi động bằng cực tính dương (a), cực tính âm (c), giản đồ điện áp tương ứng (b) và (d) 209
  14. Hình 3.18a đưa ra một dạng của sơ đồ nguyên lí mạch đa hài đợi dùng IC thuật toán và hình 3.18b là giản đồ thời gian giải thích hoạt động của mạch. Để đơn giản, giả thiết IC được cung cấp từ một nguồn đối xứng ±E và khi đó Uramax = |Uramin| = Umax Ban đầu lúc t 0 nên điôt bị phân cực ngược và tách khỏi mạch). Tiếp đó, sau lúc t2 tụ C phóng điện qua R hướng tới giá trị điện áp ra lúc đó là - Umax lúc t = t3, Uc = Un » 0 điốt trở nên mở, ghim mức thế đầu vào đảo ở giá trị 0, mạch quay về trạng thái đợi ban đầu. Nếu xung khởi động Uvào cực tính âm, có thể dùng sơ đồ hình 3.18c với tần số xung ra thay đối được nhờ R. Hoạt động của mạch được minh họa trên đồ thị hình 3-18d. Với 3.18a, b ta có nhận xét độ rộng xung tx = t2-t1 có liên quan tới quá trình nạp cho tụ C từ mức 0 tới mức -bUmax . + - Từ đó, với giả thiết U ramax=|U ramin| = Umax ta có t/RC Uc (t) = UN(t) = Umax (1- e ) (3-18) thay giá trị Uc(t1) = 0, Uc(t2) = bUmax vào phương trình (3-18) ta có æ 1 ö æ R ö ç 1 ÷ t x = t2 - t1 = RClnç ÷ = RClnç1+ ÷ (3-19) è1- β ø è R2 ø Gọi t3 - t2 = thph là thời gian hồi phục về trạng thái ban đầu của sơ đồ, có liên quan tới quá trình phóng điện của tụ C từ mức bUmax về mức 0 hướng tới lúc xác lập Uc(∞) = -Umax xuất phát từ phương trình: Uc(t) = Uc(∞) - [Uc(∞) - Uc(0)] exp ( -t / RC) (3-20) có kết quả: thph = RCln (1 + b) = RCln[1+R1 / ( R1 + R2) (3-21) 210
  15. So sánh hai biểu thức xác định tx và thph thấy do b > thph . Người ta cố gắng chọn các thông số và cài tiến mạch để thph giảm nhỏ, nâng cao độ tin cậy của mạch khi có dãy xung tác động đầu vào. Khi đó cần tuân theo điều kiện: tx + thph T2 -> R1 -> -C1 làm điện thế trên gực bazơ của T1 thay đổi theo hình 3.19.b. Đồng thời trong khoảng thời gian này tụ C2 được nguồn E nạp theo đường +E -> Rc -> T2 -> -E làm điện thế trên cực bazơ T2 thay đổi theo dạng 8.19b. Lúc t = t1 thì UB1» 0,6V làm T2 mở và xảy ra quá trình đột biến lần thứ nhất, nhờ mạch hói tiếp dương làm sơ đồ lật đến trạng thái T1 mở T2 khóa. Trong khoảng thời gian t2=t2 – t1 trạng thái trên được giữ nguyên, tụ C2 (đã được nạp trước lúc t1) bắt đầu phóng điện và C1 bắt đầu quá trình nạp tương tự như đã nêu trên cho tới lúc t = t2, UB2 = +0,6V làm T2 mở và xảy ra đột biến lần thứ hai chuyển sơ đồ về trạng thái ban đầu: T1 khóa T2 mở 211
  16. Hình 3.19: Mạch nguyên lý bộ đa hài tự dao động(a) và biểu đồ thời gian (b) • Các tham số chủ yếu và xung vuông đầu ra được xác định dựa trên việc phân tích nguyên lí vừa nêu trên và ta thấy rõ độ rộng xung ra t1 và t2 liên quan trực tiếp với hằng số thời gian phóng của các tụ điện từ hệ thức (3-16), tương tự có kết quả: t1 = RCln2 » 0,7R1C1 (3-23) t2 = R2C2ln2 = 0,7R2C2 Nếu chọn đổi xứng RI = R2; C1 = C2, T1 giông hệt T2 ta có t1 =t2 và nhận được sơ đồ đa hài đối xứng, ngược lại ta có đa hài không đối xứng. Chu kỳ xung vuông Tra =t1 +t2 212
  17. Biên độ xung ra được xác định gần đúng bằng giá trị nguồn E cung cấp. Để rạo ra các xung có tầnn số thấp hơn 1000Hz, các tụ trong sơ đồ cần có điện dung lớn. Còn để tạo ra các xung có tần số cao hơn 10kHz ảnh hưởng có hại của quán tính các tranzito (tính chất tần số) làm xấu các thông số của xung vuông nghiêm trọng. Do vậy, dải ứng dụng của sơ đồ hình 3.19a là hạn chế và ở vùng tần số thấp và cao người ta đưa ra các sơ đồ đa hài khác tạo xung có ưu thế hơn mà ta sẽ xét dưới đây. 3.4.2. Mạch đa hài dàng IC tuyến tính Để lập các xung vuông tần số thấp hơn 1000HZ sơ đồ đa hài (đối xứng hoặc không đối xứng) dùng IC tuyến tính dựa trên cấu trúc của một mạch so sánh hồi tiếp dương có nhiều ưu điểm hơn sơ đố dùng tranzito đã nêu. Tuy nhiên do tính chất tần số của IC khá tốt nên với những tần số cao hơn việc ứng dụng sơ đồ IC vẫn mang nhiều ưu điểm (xét với tham số xung). Hình 3.20a và b đưa ra mạch điện nguyên lý của đa hài đối xứng đùng IC thuật toán cùng giản đồ thời gian giải thích hoạt động của sơ đồ. Dựa vào các kết quả đã nêu ở 3.2.3, với trigơ Smit, có thể giải thích tóm tắt hoạt động của mạch 3:20(a) như sau: Khi điện thế trên đầu vào N đạt tới ngưỡng lật của trigơ Smit thì sơ đồ chuyển trạng thái và điện áp ra đột biến giá trị ngược lại với giá trị cũ. Sau đó điện thế trên đầu vào N thay đổi theo hướng ngược lại và tiếp tục cho tới khi chưa đạt được ngưỡng lật khác (ví dụ khoảng (t1 ¸ t2) trên hình vẽ 3.20b). Sơ đồ lật về trạng thái ban đầu vào lúc t2 khi UN = Uđóng = -bUmax . Quá trình thay đổi UN được điều khiển bởi thời gian phóng và nạp của C bởi Ura qua R. Nếu chọn Uramax = Uramin = Umax thì Uđóng = -bUmax Ungắt = -bUmax ; b = R1/(R1+R2) Hình 3.20: Bộ đa hài trên cơ sở bộ khuếch đại thuật toán 213
  18. là hệ số hồi tiếp dương của mạch. Cần lưu ý điện áp vào cửa N, chính là điện áp trên tụ C, sẽ biến thiên theo thời gian theo quy luật quá trình phóng điện và nạp điện của C từ nguồn Umax hay - Umax thông qua R trong các khoảng thời gian 0 ¸ t1 và t1¸t2 lúc đó phương trình vi phân để xác định UN(t) có dạng: dU U - U N = ± max N (3-24) dt RC với điều kiện ban đầu UN (t = 0) = Uđóng = -bUmax có nghiệm UN(t) = Umax {1 – [ 1 + bexp ( - t / RC)]} (3-25) UN sẽ đạt tới ngưỡng lật của trigơ Smit sau một khoảng thời gian bằng: t = RCln (1+ b)/(1-b) = RCln ( 1 + 2R1/R2) (3-26) Từ đó chu kỳ dao động được xác đinh bởi: Tra = 2t = 2RCln ( 1 + 2R1/R2) (3-27) Nếu chọn R 1 = R2 ta có : Tra » 2,2 RC (3-28a) tức chu kì dao động tạo ra chỉ phụ thuộc các thông số mạch ngoài R1 và R2 (mạch hồi tiếp dương) và R, C (mạch hồi tiếp âm). Các hệ thức (3-26) và (3-27) cho xá định các tham số cơ bản nhất của mạch. Khi cần thiết kế các mạch đa hài có độ ổn định tần số cao hơn và có khả năng điều chỉnh tần số ra, người ta sử dụng các mạch phức tạp hơn. 3.5. BỘ DAO ĐỘNG BLOCKING Blocking (bộ dao động nghẹt) là một bộ khuếch đại đơn hay đẩy kéo có hồi tiếp dương mạnh qua một biến áp xung (h.3.22a), nhờ đó tạo ra các xung có độ rộng hẹp (cỡ 10-3 ¸ 10-6s) và biên độ lớn. Blocking thường được đùng để tạo ra các xung điều khiển trong các hệ thống số. Blocking có thể làm việc ở chế độ khác nhau: chế độ tự đao động, chế độ đợi, chế độ đồng bộ hay chế độ chia tần. Hình 3.22a là mạch nguyên lí Blocking tự dao động gồm 1 trazito T mắc emitơ chung với biến áp xung Tr có 3 cuộn wk sơ cấp, wB và wt (thứ cấp). Quá trình hồi tiếp dương thực hiện từ wk qua wB nhờ cực tính ngược nhau của chúng. Tụ C và điện trở R để hạn chế dòng điện cực bazơ. Điện trở R tạo dòng phóng điện cho tụ C (lúc T khóa). Điôt D1 để loại xung cực tính âm trên tải sinh ra khi tranzito chuyển chế độ từ mở sang khóa. Mạch R1, D2 để bảo vệ tranzito khỏi bị quá áp. Các hệ số biến áp xung là nb và nt được xác định bởi: nb = wk / wB ; nt = wk / wt (3-29) 214
  19. Hình 3.22a: Mạch nguyên lý Blocking đơn (a) và tín hiệu ra (b) Quá trình dao động xung liên quan tới thời gian mở và được duy trì ở trạng thái bão hòa (nhờ mạch hồi tiếp dương) của tranzito. Kết thúc việc tạo dạng xung là lúc tranzito ra khỏi trạng thái bão hòa và chuyển đột biến về tắt (khóa) nhờ hồi tiếp dương. + Trong khoảng 0 0; tụ C phóng điện qua mạch (wB-> C -> R -> RB -> - Ecc lúc t1, Uc = 0 + Trong khoảng t1 < t < t2 khi Uc chuyển qua giá trị 0 xuất hiện quá trình đột biến Blocking thuận nhờ hồi tiếp dương qua wB dẫn tới mở hẳn tranzito tới bão hòa. + Trong khoảng t2 < t < t3 T bão hòa sâu, điện áp trên cuộn wk gần bằng trị số Ecc đó là giai đoạn tạo đỉnh xung, có sự tích lũy năng lượng từ trong các cuộn dây của biến áp, tương ứng điện áp hồi tiếp qua wB là UwB= Ecc / nB (3-30) và điện áp trên cuộn tải wt là UwB= Ecc / nt Lúc này tốc độ thay đổi dòng colectơ giảm nhỏ nên sức điện động cảm ứng trên wk , wB giảm làm dòng cực bazơ Ib giảm theo, do đó làm giảm mức bão hòa của T đồng thời tụ C được Ib nạp qua mạch đất - tiếp giáp emitơ - bazơ của T - RC - wB - đất. Lúc đó do Ib giảm tới trị số tới hạn Ib = IBgh = Ic = Icbh/b xuất hiện quá trình hối tiếp dương theo hướng ngược lại (quá trình Blocking ngược): T thoát khỏi trạng thái bão hòa Ic giảm và Ib giảm đưa T đột ngột về trạng thái khóa dòng Ic = 0. Tuy nhiên, do quán tính của cuộn dây trên cực colectơ xuất hiện sđđ tự cảm chống lại sự giảm đột ngột của dòng điện, do đó hình thành một mức điện áp âm biên độ lớn (quá giá trị 215
  20. nguồn Ecc) đây là quá trình tiêu tán năng lượng từ trường đã tích lũy trước, nhờ dòng thuận từ chảy qua mạch D2R1, lúc này cuộn wt cảm ứng điện áp âm lam D1 tắt và tách mạch tải khỏi sơ đồ. Sau đó tụ C phóng điện duy trì T khóa cho tới khi Uc = 0 sẽ lặp lại một nhịp làm việc mới. · Độ rộng xung Blocking tính được là tx = t3 – t1 =(R + rv) Cln B.R1/ nB(Rt + rv) (3-31) 2 trong đó rv là điện trở vào của tranzito lúc mở Rt = nt Rt là tải phản ảnh về mạch cực colectơ (mạch sơ cấp) b là hệ số khuếch đại dòng tĩnh của T. Thời gian hồi phục t4 ¸ t6 (h.3.22) do thời gian phóng điện của tụ quyết định và được xác định bởi: thph = t6 - t4 = C. RBln(1+1/nB) (3-32) Nếu bỏ qua các thời gian tạo sườn trước và sườn sau của xung thì chu kì xung Tx ≈ tx + thph (3-33a) và tần số của dãy xung là: 1 f = t x + thph · Sơ đồ Blocking có thể xây dựng từ hai tranzito mắc đẩy kéo làm việc với một biến áp xung bão hòa từ để tạo các xung vuông với hiệu suất năng lượng cao và chất lượng tham số xung tốt. Điểm lưu ý sau cùng là khi làm việc ở chế độ đồng bộ cần chọn chu kì của dãy xung đồng bộ Tv nhỏ hơn chu kì của Tx của dãy xung do Blocking tạo ra. Nếu ở chế độ chia tần thì cần tuân theo điều kiện Tx >>tv và khi đó có đãy xung đầu ra có chu kỳ lặp là Tra = nTvào (h.3.23a và b) với n là hệ số chia. 3.6. MẠCH TẠO XUNG TAM GIÁC (XUNG RĂNG CƯA) 3.6.1. Các vấn đề chung Xung tam giác được sử dụng phố biến trong các hệ thống điện tử: Thông tin, đo lường hay tự động điều khiển làm tín hiệu chuẩn hai chiều biên độ (mức) và thời gian có vai trò quan trọng không thể thiếu được hầu như trong mọi hệ thống điện tử hiện đại. Hình 3.24 đưa ra dạng xung tam giác lý tưởng với các tham số chủ yếu sau: 216
  21. U Umax Uo t tq tng T Hình 3.24: Xung tam giác lý tưởng Biên độ Umax mức một chiều ban đầu Uq (t = 0) = U0 chu kì lặp lại T (so với xung tuần hoàn), thời gian quét thuận tq và thời gian quét ngược tng (thông thường tng << tq), tốc độ quét thuận hay độ nghiêng vi phân của đường quét. dU (t) K = q dt Để đánh giá chất lượng Uq thực tế so với lý tưởng có hệ số không đường thẳng E được định nghĩa là : dU /dt(t » 0) - dU /dt(t = t ) U' (0) - U' (t ) ε = q q q = q q q % (3-33b) dUq/dt(t = 0) U'q (0) Ngoài ra còn các tham số khác như: tốc độ quét trung bình KTB = Umax / tq và hiệu suất năng lượng: h = Umax / Enguồn Từ đó có hệ số phẩm chất của Uq là Q = h / e. Nguyên lí tạo xung tam giác dựa trên việc sử dụng quá trình nạp hay phóng điện của một tụ điện qua một mạch nào đó. Khi đó quan hệ dòng và áp trên tụ biến đổi theo thời gian có dạng dU (t) i (t) = C c (3-34) c dt trong điều kiện C là một hằng số, muốn quan hệ Uc(t) tuyến tính cần thỏa mãn điều kiện ic(t) = hằng số. Nói cách khác sự phụ thuộc của điện áp trên tụ điện theo thời gian càng tuyến tính khi dòng điện phóng hay nạp cho tụ càng ổn định. Có hai dạng xung tam giác cơ bản là: trong thời gian quét thuận tq, Uq tăng đường thẳng nhờ quá trình nạp cho tụ từ nguồn một chiều nào đó và trong thời gian quét thuận tq, Uq giảm đường thẳng nhờ quá trình phóng của tụ điện qua một mạch tải. Với mỗi dạng kể trên có các yêu cầu khác nhau, để đảm bảo tng <<tq, với dạng 217
  22. tăng đường thẳng cần nạp chậm phóng nhanh và ngược lại với dạng giảm đường thẳng cần nạp nhanh phóng chậm. . . , Để điều khiển tức thời các mạnh phóng nạp, thường sử dụng các khóa điện tử tranzito hay IC đóng mở theo nhịp điều khiển từ ngoài. Trên thực tế để ổn định dòng điện nạp hay dòng điện phóng của tụ cần một khối tạo nguồn dòng điện (xem 2.6) để nâng cao chất lượng xung tam giác. Về nguyên lí có 3 phương pháp cơ bản sau: a - Dùng một mạch tích phân đơn giản (h.3.25a) gồm một khâu RC đơn giản để nạp điện cho tụ từ nguồn E. Quá trình phóng, nạp được một khóa điện tử K điều khiển. Khi đó, Umax >Rphóng.C. Nếu chọn nguồn E cực tính âm ta có Uc(t) là giảm đường thẳng. Hình 3.25: Phương pháp Mille tạo Uq b - Dùng một phần tử ổn định dòng kiểu thông số có điện trở phụ thuộc vào điện áp đặt trên nó Rn=f(URn) làm điện trở nạp cho tụ C. ĐỂ giữ cho dòng nạp không đổi, điện trở Rn giảm khi điện áp trên nó giảm, lúc đó e = Umax/Etd với Etd = Inạp . Ri (8-36) Ri là điện trở trong của nguồn dòng nên khá lớn, do vậy Etd lớn và cho phép nâng cao Umax với một mức méo phi tuyến cho trước. c - Thay thế nguồn E cố định ở đầu vào bằng một nguồn biển đổi e(t) = E + K (Uc - Uo) hay e(t) = E + KΔUC (3-37) với K là hằng số tỉ lệ bé hơn một: k = de(t)/dUc < l (với hình 3.26a) Nguồn bố sung KΔUC bù lại mức giảm của dòng nạp nhờ một mạch khuếch đại có hồi tiếp thay đổi theo điện áp trên tụ Uc khi đó mức méo phi tuyến xác định bởi: 218
  23. e = (1-k)Umax/E (3-38) giá trị này thực tế nhỏ vì k ≈ 1 nên 1-k là VCB và vì thế có thể lựa chọn được Umax lớn xấp xỉ E làm tăng hiệu suất của mạch mà e vẫn nhỏ. 3.6.2. Mạch tạo xung tam giác dùng tranzito Hình 3.27 đưa ra các sơ đồ dùng tranzito thông dụng để tạo xung tam giác trong đó (a) là dạng đơn giản, (b) là mạch dùng phần tử ổn dòng (phương pháp Miller) và (c) là mạch bù có khuếch đại bám kiểu Bootstrap. Hình 3.27: Các mạch tạo xung tam giác dùng tranzito thông dụng nhất a. Với mạch (a): Ban đầu khi Uv = 0 (chưa có xung điều khiển) T mở bão hòa nhờ RB, điện áp ra Ura =Uc = UCEbh ≈ 0V. Trong thời gian có xung vuông, cực tính âm điều khiển đưa tới cực bazơ, T khóa, tụ C được nạp từ nguồn +E qua R làm điện áp -t/RC trên tụ tăng dần theo quy luật Uc(t) = E (l - e ) (3-39) Điện áp này Uc(t) = Ura(t) ở gần đúng bậc nhất tăng đường thẳng theo t với hệ số phi tuyến 219
  24. i - i(t ) U ε = 0 q = m với i(0) = E/R (3-40) i0 E EU và i(t )= m là các dòng nạp lúc đầu và cuối q R Khi hết xung điểu khiển T mở lại, C phóng điện nhanh qua T; Ura=Uc≈0 mạch về lại trạng thái ban đầu. Từ biểu thức sai số e (3-40) thấy rõ muốn sai số bé cần chọn nguồn E lớn và biên độ ra của xung tam giác Um nhỏ. Đây là nhược điểm căn bản của sơ đồ đơn giản hình 3.27a. b. Với mạch (b) tranzito T2 mắc kiểu bazơ chung có tác dụng như một nguồn ổn dòng (có bù nhiệt nhờ dòng ngược qua ZD là điôt ổn áp (xem 2.6) cung cấp dòng IE2 ổn định nạp cho tụ trong thời gian có xung vuông cực tính âm điều khiển làm khóa T1. Với điều kiện gần đúng dòng cực colectơ T1 không đổi thì: t 1 q I U (t) = I dt = c2 t là quan hệ bậc nhất (3-41) c ∫c2 C 0 C Mạch (b) cho phép tận dụng toàn bộ E tạo xung tam giác với biên độ nhận được là Um » E. Tuy vậy, khi có tải Rt nối song song trực tiếp với C thì có phân dòng qua Rt và Um giảm và do đó sai số e tăng. Để sử dụng tốt cần có biện pháp nâng cao Rt hay giảm ảnh hưởng của Rt đối với mạch ra của sơ đồ. c. Với mạch (c) T1 là phần tử khóa thường mở nhờ RB và chỉ khóa khi có xung vuông cực tính dương điều khiển. T2 là phần tử khuếch đại đệm chế độ đóng mở (k < 1). Ban đầu (Uv = 0) T1 mở nhờ Rb, điôt D thông qua R có dòng Io ≈ E/(R + Rd) với Uc = UCE1bh≈ 0. Qua T2 ta nhận được Ura≈ 0. Tụ Co được nạp tới điện áp UN - UE2 ≈ E với cực tính như hình 3.27. Trong thời gian có xung vào T1 bị khóa, C được nạp qua D và R làm điện thế tại M (cũng là điện thế cực bazơ T2) âm dần T2 mở mạnh, gia số ΔUc qua T2 và qua Co (có điện dung lớn) gần như được đưa toàn bộ về điểm N bù thêm với giá trị sẵn có tại N (đang giảm theo quy luật dòng nạp) giữ ổn định dòng trên R nạp cho C. Chú ý khi dòng hồi tiếp qua Co về N có trị số bằng E/R thì không còn dòng qua D dẫn tới cân bằng động, nguồn E dường như cắt khỏi mạch và C được nạp nhờ điện thế E đã được nạp trước trên Co. Sơ đồ (c) có ưu điểm là biên độ Um đạt xấp xỉ giá trị nguồn E trong khi sai số giảm đi (1 - k) lần (với k là hệ số truyền đạt của T2 mắc chung emitơ) và ảnh hưởng của Rt mắc tại cực emitơ của T2 thông qua tầng đệm phân cách T2 tới Uc(t) rất yếu. Các sơ đồ 3.27 a b c có thể sử dụng với xung điều khiển cực tính ngược lại khi chuyển mạch T1 được thiết kế ở dạng thường khóa (không có RB) 3.6.3. Mạch tạo xung tam giác dùng vi mạch thuật toán Hình 3.28 a và b đưa ra hai sơ đồ tạo xung tam giác dùng IC thuật toán. 220
  25. Hình 3.28: Các mạch tạo xung tam giác dùng IC tuyền ttnh a) Dạng mạch tích phân đơn giản b) Dùng mạch phức tạp có điều chỉnh hướng quét và cực tính a - Mạch 3.28 a xây dựng trên cơ sở khuếch đại có đảo trong đó thay điện trở Rht bằng tụ C, khi đó điện áp ra được mô tả bởi (giả thiết Uo = 0) Q()t 1 t U ()t = = I ()t dt +Q (3-42) ra ∫c 0 C C 0 với Qo là điện tích có trên tụ tại lúc t = 0 U (t) 1 t với I ()t = vào ta có U ()t = U ()t dt +U (3-43) c ra ∫ vào ra R RC 0 Thành phần Urao xác định từ điền kiện ban đầu của tích phân Urao = Ura (t = 0) = Q0 / C Nếu Uvào(t) là một xung vuông có giá trị không đại trong khoảng 0 ¸ t thì Ura(t) là một điện áp đường thẳng Ura(t) = ( - Uvào/RC). t + Urao (3-44) Độ chính xác của (3.44) là tùy thuộc vào giả thiết gần đúng Uo » 0 hay dòng điện đầu vào IC gần bằng 0, các vi mạch chất lượng cao đảm bảo điều kiện này khá tốt. 221
  26. b - Hoạt động của mạch 3.28b được minh họa bằng giản đồ thời gian hình 3.29 . Khi có xung điều khiển cực tính dương, T mở bão hòa, thông mạch phóng điện cho tụ C trong khoảng thời gian to (to R1R4/R2 đườg (t) có đạt đường cong lồi. Nếu R3<R1R4/R2 R2 đường Uc(t) có dạng đường cong lõm. Khi R1/R2=R3/R4 (3-49) thì Uc phụ thuộc bậc nhất vào t. Khi đó có: 1 E R2 Uc = E0 t (3-50) C R3 R1R4 Nếu chọn R1 = R3 và R2 = R4 ta có biểu thức thu gọn 1 Uc=()EE0t (3-51) R3C Từ đó: 222
  27. Nếu E > Eo có Ura là điện áp tăng đường thằng. Nếu E < Eo có Ura giảm đường thẳng. Nếu chọn Eo = 0 ta nhận được xung tam giác cực tính dương, còn chọn Eo là 1 nguồn điều chỉnh được thì Ura có dạng có hai cực tính với biên độ gần bằng 2Ec Trên thục tế, thường chọn E = Ec và Eo lấy từ Ec qua chia áp. Biên độ cực đại trên tụ C xác định bởi: Ucmax = (E - Eo)tq/ R3C (3-52) Người ta có thể tạo ra đồng thời một xung vuông và một xung tam giác nhờ ghép nối tiếp một bộ tích phân sau một trigơ Smit (h. 3.30). Bộ tích phân IC2 lấy tích phân điện áp ra ổn định trên lối ra (Ura1) của trigơ Smit. Khi Ura2 đạt ngưỡng tắt của trigơ thì điện áp ra của nó đổi dấu đột biến do đó Ura2 đổi hướng quét ngược lại. Quá trình lại tiếp diễn cho tới khi đạt tới ngưỡng lật thứ hai của trigơ Smit và sơ đồ quay về trạng thái đầu. Tần số của dao động thay đổi nhờ R hoặc C. Biên độ Ura2 chỉ phụ thuộc ngưỡng lật của trigơ Smit, được xác định bởi: Ura2 = Umax R1/R2 (3-53) (với Umax là giá trị điện áp ra bão hòa của IC1). Chu kì dao động xác định bởi T= 4RCR1/R2 (3-54) Hình 3.30: Sơ đồ tạo đồng thời xung vuông (Ura1) và xung tam giác (Ura2) 223
  28. 3.7. CƠ SỞ ĐẠI SỐ LOGIC VÀ CÁC PHẦN TỬ LOGIC CƠ BẢN 3.7.1. Cơ số của đại số logic a - Hệ tiên đề và định lí Đại số logic là phương tiện toán học để phân tích và tổng hợp các hệ thống thiết bị và mạch số. Nó nghiên cứu các mối liên hệ, (các phép tính cơ bản) giữa các biến số trạng thái (biến logic) chỉ nhận một trong hai giá trị "1" (có) hoặc ''0" (không có). Kết quả nghiên cứu này thể hiện là một hàm trạng thái cũng nhận chỉ các trị số "0" hoặc "1”. Người ta xây đựng 3 phép tính cơ bản giữa các biến logic đó là: Phép phủ định logic (đảo), là kí hiệu bằng dấu "-" phía trên kí hiệu của biến Phép cộng logic (tuyển), kí hiệu bằng dấu "+" Phép' nhân logic (hội), kí hiệu bằng dấu "." Kết hợp với hai hằng số "O" và "1" có nhóm các quy tắc sau: Nhóm 4 quy tắc của phép cộng logic: x + 0 = x, x + x = x x + 1 = 1, x + x = 1 (3-55) Nhóm 4 quy tắc của phép nhân logic x . 0 = 0, x . x = x x . 1 = x, x . x = 0 (3-56) Nhóm hai quy tắc của phép phủ định logic. ( x) = x ()x = x (3-57) Có thể minh họa tính hiển nhiên của các quy tắc trên qua ví dụ các khóa mạch điện nối song song (với phép cộng) và nối tiếp (với phép nhân) và hằng số 1ứng với khóa thường đóng nối mạch, "0" khóa thường mở ngắt mạch. - Tồn tại các đinh luật hoán vị, kết hợp và phân bố trong đại số logic với các phép cộng và nhân. Luật hoán vị: x + y = y + x; xy = yx (3-58) Luật kết hợp: x + y + z = (x + y) + z = x + (y + z) xyz = (xy)z = x(yz) (3-59) Luật phân bố: x(y + z) = xy + xz (3-60) - xuất phát từ các quy tắc và luật trên có thể đưa ra một số đinh lí thông dụng sau: x . y + x y = x; x( x + y) = xy x + xy = x; (x + y)(x + z) = x + yz 224
  29. x(x + y) = x; xy + y = x + y (3-61) Định lí Đemorgan: F(x,y,z, +,.) = F(x,y,z, ,.,+) Ví dụ: (x + y + z)= x.y.z và (x.y.z) = x + y + z (3-62) b - Hàm logic và cách biểu diễn chúng Có 3 cách biểu diễn hàm logic tương đương nhau - Biểu diễn giải tích với các kí hiệu hàm, biến và các phép tính giữa chúng. Có hai dạng giải tích được sử dụng là dạng tuyển: hàm được cho dưới dạng một tổng của các tích các biến và dạng hội - dưới dạng muột tích của các tổng các biến. Nếu mỗi số hạng trong dạng tuyển chứa đủ mặt các biến ta gọi đó là một mintec kí hiệu là m và có dạng tuyển đầy đủ, tương tự với dạng hội đầy đủ là tích các maxtec (M). Mỗi hàm logic có thể có vô số cách biểu diễn giải tích tương đương ngoài hai dạng trên. Tuy nhiên, chỉ tồn tại một cách biểu diễn gọn nhất, tối ưu về số biến và số số hạng hay thừa số và được gọi là dạng tối thiểu. Việc tối thiểu hóa hàm logic, là đưa chúng từ một dạng bất kì về dạng đã tối thiểu, mang một ý nghĩa kinh tế kĩ thuật đặc biệt khi tổng hợp các mạch logic phức tạp. ' Ví dụ: Dạng tuyển đầy đủ F = x.y. z + xyz + x y z : m1 + m2 + m3 Dạng hội đầy đủ F = (x + y + z)( x+ y + z )(x + y + z) = M1. M2 . M3 - Biểu diễn hàm logic bằng bảng trạng thái trong đó liệt kê toàn bộ số tổ hợp biến có thể có được và giá trị hàm tương ứng với mỗi tổ hợp đã kể. Ví dụ: Với F(x, y, z) = x y z + xy z + x.y.z = m1 + m6 + m7 (3-63) 3.7.2. Các phần tứ togic cơ bản Các phép toán cơ bản của đại số logic có thể được thực hiện bằng các mạch khóa điện tử (tranzito hoặc IC) đã nêu ở phần 3.1. Nét đặc trưng nhất ở đây là hai mức điện thế cao hoặc thấp của mạch khóa hoàn toàn cho một sự tương ứng đơn trị với hai trạng thái của biến hay hàm logic. Nếu sự tương ứng được quy ước là điện thế thấp - trị ''0'' và điện thế cao - trị ''1" ta gọi đó là logic dương. Trong trường hợp ngược lại, với quy ước mức thế thấp trị ''1" và mức thế cao - trị ''0'', ta có logic âm. Để đơn giản, trong chương này, chúng ta chỉ xét với các logic dương. a - Phần tử phủ định logic (phần tử đảo - NO) - Phần tử phủ định có 1 đầu vào biết và 1 đầu ra thực hiện hàm phủ định logic: FNO = x (3-70) tức là FNO = 1 khi x = 0 hoặc ngược lại FNO = 0 khi x = 1. Bảng trạng thái, kí hiệu quy ước và giản đồ thời gian minh họa được cho trên hình 3.31a, b và c tương ứng. 225
  30. a) x X FNO t 0 1 FNO b) t 1 0 c) Hình 3.31: Bảng trạng thái (a), ký hiệu (b), giản đồ của phần tử NO (c) Để thực hiện hàm FNO, có thể dùng một trong các sơ đồ mạch khóa (tranzito hay IC) đã nêu ở 3.1.2 dựa trên tính chất đảo pha của một tầng Ec đối với tranzito hay đầu vào N của IC thuật toán. Mạch đện thực tế có phức tạp hơn để nâng cao khả năng làm việc tin cậy và khả năng chính xác. Hình 3.32 đưa ra một sơ đồ đảo kiểu TTL (Tranzito-Tranzito-Logic) hoàn thiện trong một vỏ IC số. Mạch ra của sơ đồ gồm 2 tranzito T3 và T4 làm việc ngược pha nhau (ở chế độ khóa) nhờ tín hiệu lấy trên các lối ra phân tải của T2. Mạch vào của sơ đồ dừng tranzito T1 mắc kiểu BC và tín hiệu vào (x) được đưa tới cực emitơ của T1 thể hiện là các xung điện áp cực tính dương (lúc x = 1) có biên độ lớn hơn mức UH hoặc không có xung (lúc x = 0) điều khiển x1 khóa (lúc x = 1) hay mở (lúc x = 0). Nghĩa là khi x = 0 T1 mở, điện thế Uc1 = UB2 ở mức thấp là T2 khóa, điều này làm T3 khóa (vì UE2 ở mức thấp) và T4 mở (vì Uc2 ở mức cao), kết quả là tại đầu ra, điện thế tại điểm A ở mức cao hay FNO = l. Nhờ T4 mở mức thế tại A được nâng lên xấp xỉ nguồn +E (ưu điểm hơn so với việc dùng một điện trở Rc3) nên T4 được gọi là tranzito ''kéo lên", điều này còn làm tăng khả năng chịu tải nhỏ hay dòng lớn cho tầng ra. Khi x = 1, tình hình sẽ ngược lại T1 khóa, T2 mở làm T4 khóa và T3 mở dẫn tới FNO = 0. Nhận xét: - Kết cấu mạch hình 3.32 không cho phép đấu chung các lối ra của hai phần tử đảo kiểu song song nhau (3.32b) vì khi đó nếu FNO1 =1 và FN02 =0 sẽ xảy ra ngắn mạch T4mạch1 với T3mạch2 hoặc ngược lại. Lúc đó cần sử dụng các phần tử NO kiểu để hở colectơ T3 (không có T4) và dùng điện trở Rc3 ở mạch ngoài. - Có thể kết cấu phần tử NO từ 1 cặp MOSFET kênh n và kênh p (một loại thường mở và một loại thường khóa) như hình 3.33. Khi x = 0 (Uvào= 0) T2 mở T1 khóa Ua = UDD hay FNO = 1. Khi x = 1 (Uvào =UDD) T2 khóa T1 mở Ura≈0 hay FNO = 0. FAND = x1x2x3 xn (3-71) 226
  31. Hình 3.32: Bộ đảo TTL có đầu ra hai trạng thái kết cấu dưới dạng một vi mạch số (a). Kiểu mắc chung sai đầu ra cho hai phần tử NO b) Hình 3.33: Sơ đồ NO kiểu CMOS 227
  32. Sơ đồ hình 3.33 được chế tạo theo công nghệ CMOS và có ưu điểm căn bản là dòng tĩnh lối vào cũng như lối ra gần bằng 0. b - Phần tử và (AND) là phần tử có nhiều đầu vào biến và một đẩu ra thực hiện hàm nhân logic, tức là hàm FAND . FAND = 1 khi và chỉ khi tất cả các biến xi nhận tri 1 FAND = 0 khi ít nhất 1 trong các biến xi có trị 0 Bảng trạng thái, kí hiệu quy ước và giản đồ thời gian, minh họa của FAND cho hình 3.34 (với n = 2). Mạch điện thực hiện FAND loại đơn giản nhất dựa trên các khóa điôt cho trên hình 3.35, bình thường khi x1 = x2 = 0 nhờ E qua phân áp R1 R2 có UA > 0 các điôt D1 D2 đều mở, điện áp ra ở mức thấp (cỡ bằng sụt áp thuận của điôt) FAND = 0. Tình hình trên không thay đổi khi chỉ x1 = 0 hoặc x2 = 0. a) X1 X1 X2 FAND t 0 0 0 X2 0 1 0 t 1 0 0 1 1 1 FAND t Hình 3.34: Bảng trạng thái (a), ký hiệu (b), giản đồ của phần tử AND (c) Khi x1 = x2 = 1 (ứng với trạng thái các đầu vào có xung vuông biên độ lớn hơn UA) các điôt đều khóa các nhánh đầu vào, lúc đó UA=ER2/(R1+R2) ở thế cao FAND =1 (khi R2 > > R1) Lưu ý khi số lượng đầu vào nhiều hơn số biến, các đầu vào không dùng cần nối với +E để nhánh tương ứng tách khỏi mạch (điôt khóa) tránh được nhiễu với các đầu khác đang làm việc. 228
  33. Hình 3.35: Sơ đồ nguyên lý mạch AND dựa trên điôt c - Phần tứ hoặc (OR) là phần tử có nhiều đầu vào biến, một đầu ra thực hiện hàm cộng logic: FOR = x1 +x2+x3+ +Xn (3-72) FOR = 1 khi ít nhất một trong các biến xi nhận trị 1. FOR = 0 khi tất cả các biến nhận trị 0: x1 = xn = 0 X1 t X1 X2 FOR X2 t 0 0 0 0 1 1 FOR b) t c) 1 a) 0 1 1 1 1 Hình 3.36: Bảng trạng thái (a) ký hiệu quy ước b) và giản đồ thời gian (c) của phần tử OR Bảng trạng thái kí hiệu quy ước và đồ thị thời gian minh họa của FOR cho trên hình 3.36 (cho với n = l). Có thể dùng khóa điôt thực hiện hàm FOR (3-37). Bình 229
  34. thường khi x1 = x2 = 0 các điôt đều khóa trên R không có dòng điện Ur = 0. FOR = 0 khi ít nhất một đầu vào có xung dương điôt tương ứng mở tạo dòng trên R do đó UA ở mức cao hay FOR=1. Khi số đầu vào nhiều hơn số biến. đầu vào không dùng được nối đất để chống nhiễu. Hình 3.37: Sơ đồ nguyên lý mạch OR dùng điôt d - Phần tử và phủ định (NAND) là phần tử nhiều đầu vào biến một đầu ra thực hiện hàm logic và - phủ định: FNAND= x1.x2.x3 xn (3-73) FNAND = 0 khi tất cả các đầu vào các biến có trị 1 FNAND = 1 trong các trường hợp còn lại. Hình 3.38 đưa ra bảng trạng thái, kí hiệu quy ước và đồ thị thời gian minh họa trong trường hợp n = 2. X1 t X1 X2 FNAND X 0 0 1 2 t 0 1 1 b) FNAND t 1 a) 0 1 c) 1 1 0 Hình 3.38: Bảng trạng thái (a) ký hiệu quy ước b) và giản đồ thời gian (c) của phần tử NAND 230
  35. - Cũng như các phần tử NO, OR, AND, có thể thực hiện phần tử NAND bằng nhiều cách khác nhau dựa trên các công nghệ chế tạo bán dẫn: loại điện trở tranzito - logic (RTL) loại điôt tranzito - logic (DTL), loại tranzito - tranzito - logic (TTL) hay công nghệ CMOS. Để minh họa, hình 3.39 đưa ra một phần tử NAND dựa trên công nghệ TTL, sử dụng loại tranzito nhiều cực emitơ, có ưu điểm là bảo đảm mức logic, tác động nhanh và khả năng tải lớn. Hình 3.39 : Nguyên lý xây dựng phần tử NAND loại TTL Hình 3.40: Phần từ logic NAND TTL thực tế có đầu vào điều khiển (loại 3 trạng thái ra ổn định) 231
  36. Với mạch 3.39 khi tất cả các lối vào có điện áp cao (x1 = x2 = x3 = 1) T1 khóa UCM = UB2 ở mức cao làm T2 mở FNAND = 0. Nếu chỉ một trong các lối vào có mức điện áp thấp tiếp giáp emitơ - bazơ tương ứng của T1 mở làm mất dòng IB2 nên T2 khóa: FNAND = 1. Thực tế T2 được thay bằng 1 mạch ra (h.3.40) dạng đẩy kéo tương tự hình 3.32 cho dòng ra lớn tăng khả năng tải và chống nhiễu. Khi T2 khóa T3 cũng khóa (do UE2 = 0) FNAND = 1 nhờ bộ lặp lại cực emitơ T4 trở kháng ra thấp tăng khả năng chịu tải cho toàn mạch. Khi T2 mở T3 mở T4 khóa, D tách nhánh T4 khỏi mạch ra FNAND = 0 (mức ra cỡ + 0,1V). - Để điều khiển tầng ra, có thể dùng một lối vào đặc biệt khi Uđk = 0 (mức thấp) T3 T4 đều bị khóa (trạng thái ổn định thứ 3 của sơ đồ còn gọi là trạng thái trở kháng cao). Khi Uđk ở mức cao điôt D1 khóa, sơ đồ làm việc bình thường như đã phân tích ở trên với hai trạng thái ổn định còn lại. Tín hiệu Uđk được gọi là tín hiệu chọn vỏ (CS) tạo khả năng cho phép (lúc CS = 1) hay không cho phép (lúc CS = 0) mạch NAND làm việc, điều này đặc biệt thuận lợi khi phải điều khiển nhiều NAND làm việc chung với 1 lối ra. e - Phần tử hoặc - phủ định (NOR) gồm nhiều đầu vào biến, một đầu ra thực hiện hàm logic hoặc - phủ định FNOR = x1 + x2 + x3 + + xn (3-74) FNOR = 1 khi mọi biến vào có trị số "0" và FNOR = 0 trong các trường hợp còn lại. Bảng trạng thái, kí hiệu quy ước và giản đồ thời gian minh họa của FNOR (với n = 2) cho trên hình 3.41. X1 t X1 X2 FNOR 0 0 1 X2 t 0 1 0 b) FNOR 1 a) 0 0 t c) 1 1 0 Hình 3.41: Bảng trạng thái (a) ký hiệu quy ước b) và giản đồ thời gian (c) của phần tử NOR Hình 3.42 cho kết cấu thực hiện FNOR trên công nghệ RTL. Khi ít nhất một trong các cửa vào có xung dương mở, điện áp ra ở mức thấp FNOR = 0, còn khi x1 = x2 = = xn = 0, do các tranzito được thiết kế ở chế độ thường khóa. Tất cả các tranzito khóa FNOR = 1 (lưu ý: nếu thiết kế các tranzito thường mở thì mạch hoạt động như 1 phần tử NAND với các xung vào cực tính âm điều khiển khóa các tranzito). 232
  37. - Có thể thực hiện phần tử NOR dựa trên công nghệ MOS hoặc CMOS (từng cặp MOSN và MOSP với mỗi đầu vào) với nhiều ưu điểm nổi bật: thời gian chuyển biến nhanh, không có dòng dò và tiêu thụ công suất cực bé. Hình 3.42 : Phần tử NOR với cực colectơ hở 3.7.3. Các thông số đặc trưng của phần tử IC logic Để đánh giá đặc tính kĩ thuật và khả năng sử dụng của IC logic, người ta thường sử dụng các tham số cơ bản sau: Tính tác động nhanh (phản ứng về thời gian của phần tử với sự biến đổi đột biến của tín hiệu vào) thể hiện qua thời gian trễ trung bình khi xung qua nó: t+ + t- t = (3-75) trê 2 t+ là thồ gian trễ sườn trước khi chuyển mức logic “0” lên “1”. t- là thời gian trễ sườn sau khi chuyển "1" về "0” -8 Nếu ttrễ < 10 s ta có loại phần tử cực nhanh -8 Nếu ttrễ < 3.10 s loại nhanh -7 Nếu ttrễ < 3. 10 s loại trung bình Nếu ttrễ ≥ 0,3 s loại chậm 233
  38. - Khả năng sử dụng thể hiện qua số lượng đầu vào m và hệ số phân tải n ở đầu ra (số đầu vào của các phần tử logic khác có thể ghép với đầu ra của nó). Thường n = 4 đến 10, nếu có các mạch khuếch đại đệm ở đầu ra có thể tăng n = 20 đến 50; m = 2 đến 6. - Người ta quy định với những phần tử logic loại TTL, các mức điện áp (với logic dương - mức logic cao và thấp) như sau: Dải đảm bảo mức “1” ở đầu ra +E ≥ Ura ≥ 2,4V Dải đảm bảo mức “0” ở đầu ra 0,4V ≥ Ura.0 ≥ 0V Dải cho phép mức “1” ở đầu vào +E ≥ Uv1 ≥ 2V Dải cho phép mức “0” ở đầu vào 0,8V ≥ Uvo ≥ 0V Như vậy, dự trữ chống nhiễu ở mức “1” là 2 đến 2,4 V Như vậy, dự trữ chống nhiễu ở mức “0” là 0,4 đến 0,8 V - Tính tương hỗ giữa các phần tử logic khi chuyển logic dương thành logic âm: NO -> NO OR -> AND NOR -> NAND 234
  39. Mục lục Chương 1: MỞ ĐẦU 1 1.1. CÁC ĐẠI LƯỢNG CƠ BẢN 1 1.1.1 Điện áp và dòng điện 1 1.1.2. Tính chất điện của một phần tử 2 1.1.3. Nguồn điện áp và nguồn dòng điện 5 1.1.4. Biểu diễn mạch điện bằng các kí hiệu và hình vẽ (sơ đồ) 7 1.2. TIN TỨC VÀ TÍN HIỆU 8 1.2.2. Tin tức 8 1.2.3. Tín hiệu 8 1.2.4. Các tính chất của tín hiệu theo cách biểu diễn thời gian τ 10 1.3. CÁC HỆ THỐNG ĐIỆN TỬ ĐIỂN HÌNH 12 1.3.2. Hệ thống thông tin thu - phát 12 1.3.3. Hệ đo lường điện tử 13 1.3.4. Hệ tự điều chỉnh 14 Chương 2: KỸ THUẬT TƯƠNG TỰ 16 2.1. CHẤT BÁN DẪN ĐIỆN - PHẦN TỬ MỘT MẶT GHÉP P-N 16 2.1.1. Chất bán dẫn nguyên chất và chất bán dẫn tạp chất 16 2.1.2. Mặt ghép p-n và tính chỉnh lưu của đốt bán dẫn 21 2.1.3. Vài ứng dụng điển hình của điôt bán dẫn 27 2.2. PHẦN TỬ HAI MẶT GHÉP P-N 37 2.2.1. Cấu tạo, nguyên lí làm việc, đặc tuyến và tham số của tranzito bipolar.37 2.2.2. Các dạng mắc mạch cơ bản của tranzito 42 2.2.3. Phân cực và ổn định nhiệt điểm công tác của tranzito 47 2.2.4. Tranzito trường (FET) 62 2.3. KHUẾCH ĐẠI 73 2.3.1. Những vấn đề chung 73 2.3.2. Khuếch đại dùng tranzito lưỡng cực 83 2.4 KHUẾCH ĐẠI DÙNG VI MẠCH THUẬT TOÁN 134 2.4.1 Khái niệm chung 134 2.4.2. Bộ khuếch đại đảo 138 2.4.3. Bộ khuếch đại không đảo 139 2.4.4. Mạch cộng 139 2.4.5. Mạch trừ 141 2.4.6. Bộ tích phân 143 2.4.7. Bộ vi phân 144 2.4.8. Các bộ biến đổi hàm số 145 2.4.9. Các mạch lọc 146 2.5. TẠO DAO ĐỘNG ĐIỀU HÒA 149 2.5.1. Nguyên lý chung tạo dao động điều hoà 149 2.5.2. Máy phát dao động hình sin dùng hệ tự dao động gần với hệ bảo toàn tuyến tính 151 2.5.3. Tạo tín hiệu hình sin bằng phương pháp biến dổi từ một dạng tín hiệu hoàn toàn khác 157 235
  40. 2.6. NGUỒN MỘT CHIỀU 161 2.6.1. Khái niệm chung 161 2.6.2. Lọc các thành phần xoay chiều của dòng điện ra tải 162 2.6.3. Đặc tuyến ngoài của bộ chỉnh lưu 165 2.6.4. Ổn định điện áp và dòng điện 166 2.6.5. Bộ ổn áp tuyến tính IC 181 2.7. PHẦN TỬ NHIỀU MẶT GHÉP P-N 186 2.7.1. Nguyên lí làm việc, đặc tuyến và tham số của tiristo 186 2.7.2. Các mạch khống chế điển hình dùng tiristo 188 2.7.3. Vài dụng cụ chỉnh lưu có cấu trúc 4 lớp 193 Chương 3: KĨ THUẬT XUNG - SỐ 197 3.1. KHÁI NIỆM CHUNG 197 3.1.1. Tín hiệu xung và tham số 197 3.1.2. Chế độ khóa của tranzito 199 3.1.3. Chế độ khóa của khuếch đại thuật toán 201 3.2. MẠCH KHÔNG ĐỒNG BỘ HAI TRẠNG THÁI ỔN ĐỊNH 203 3.2.1. Tri gơ đối xứng (RS-trigơ) dùng tranzito 203 3.2.2. Tri gơ Smit dang Tranzito 204 3.2.3. Trigơ Smit dùng IC tuyến tính 206 3.3. MẠCH KHÔNG ĐỒNG BỘ MỘT TRẠNG THÁI ỔN ĐỊNH 208 3.3.1. Đa hài đợi dùng tranzito 208 3.3.2. Mạch đa hài đợi dùng IC thuật toán 209 3.4. MẠCH KHÔNG ĐỒNG BỘ HAI TRẠNG THÁI KHÔNG ỔN ĐỊNH (ĐA HÀI TỰ DAO ĐỘNG) 211 3.4.1. Đa hài dùng tranzito 211 3.4.2. Mạch đa hài dàng IC tuyến tính 213 3.5. BỘ DAO ĐỘNG BLOCKING 214 3.6. MẠCH TẠO XUNG TAM GIÁC (XUNG RĂNG CƯA) 216 3.6.1. Các vấn đề chung 216 3.6.2. Mạch tạo xung tam giác dùng tranzito 219 3.6.3. Mạch tạo xung tam giác dùng vi mạch thuật toán 220 3.7. CƠ SỞ ĐẠI SỐ LOGIC VÀ CÁC PHẦN TỬ LOGIC CƠ BẢN 224 3.7.1. Cơ số của đại số logic 224 3.7.2. Các phần tứ togic cơ bản 225 3.7.3. Các thông số đặc trưng của phần tử IC logic 233 236
  41. Tài liệu tham khảo [1]. Nguyễn Bính (2000), Điện tử công suất, Nhà xuất bản Khoa học và Kỹ thuật, Hà nội. [2]. Đỗ Xuân Thụ (chủ biên) (2005), Kỹ thuật điện tử, Nhà xuất bản Giáo dục, Hà nội. [3]. Work Bench 5.12 [4]. www.nano.physik.uni-muenchen.de 237