Giáo trình Thiết kế mạch logic số - Chương I: Chương mở đầu - Các khái niệm chung

Nội dung text: Giáo trình Thiết kế mạch logic số - Chương I: Chương mở đầu - Các khái niệm chung

1. Chương mở đầu 1.Các khái niệm chung 1.1 Transitor Là linh kiện bán dẫn có khả năng làm việc như một công tắc bật tắt hoặc dùng để khuếch đại tín hiệu. Transitor là phần tử cơ bản của mọi vi mạch số tích hợp, từ các cổng logic đơn giản AND, OR, NOT đến các loại phức tạp như các mạch điều khiển ngoại vi, vi điều khiển, vi xử l{ Transitor được làm từ vật liệu bán dẫn (sermiconductor), là vật liệu vừa có khả năng dẫn điện vừa có khả năng làm việc như những vật liệu cách điện, khả năng này thay đổi tùy theo kích thích từ bên ngoài như nhiệt độ, ánh sáng, trường điện từ, dòng điện Chất bán dẫn dùng để cấu tạo transitor thường là Germany (Ge) hoặc Silicon (Si) được kích tạp một lượng nhỏ Photpho(P) hoặc Boron (B) với mục đích tăng mật độ electron (kiểu N) tự do hoặc tăng mật độ lỗ trống (kiểu P) tương ứng trong tinh thể bán dẫn. Cấu trúc nguyên l{ của các dạng transitor được trình bày ở hình dưới đây: Hình 1.1: Cấu trúc transitor lưỡng cực BJTS, đơn cực FETs, diode Transitor lưỡng cực BJT (Bipolar Junction Transitor) sử dụng nhiều trong thập kỷ 80s, đặc điểm của BJT là tốc độ chuyển mạch nhanh nhưng nhược điểm là mức tiêu thụ năng lượng lớn ngay cả trong trạng thái nghỉ và chiếm nhiều diện tích. Chương mở đầu 1
2. Sau đó BJTs dần được thay thế bằng transitor đơn cực FETs(Field Effect Transitors) làm việc trên hiệu ứng trường và kênh dẫn chỉ dùng một loại bán dẫn loại p hoặc n. MOSFETs (Metal-oxide-sermiconductor Field- Effect-Transitors) là transitor FETs nhưng dùng cực Cổng metal (về sau lớp metal được thay bằng polysilicon) phủ trên một lớp oxide cách điện và lớp này phủ trên vật liệu bán dẫn, tùy theo loại vật liệu bán dẫn mà transitor này có tên gọi là NMOS (kênh dẫn n) và PMOS (kênh dẫn p). CMOS (Complementary-Symmetry Metal-Oxide Sermiconductor) là transitor tạo thành từ việc ghép cặp bù PMOS và NMOS, có nhiều ưu điểm so với các dòng transitor cũ như hiệu điện thế làm việc thấp, độ chống nhiễu cao, tiêu tốn ít năng lượng và cho phép tích hợp trong IC số với mật độ cao. CMOS là công nghệ transitor được sử dụng rộng rãi nhất hiện nay. 1.2 Vi mạch số tích hợp Còn được gọi là IC – Intergrated Circuits, chip, là cấu trúc mạch điện được thu nhỏ bằng cách tích hợp chủ yếu từ các transitor với mật độ cao, ngoài ra còn có thể có các linh kiện điện thụ động khác trên một khối bán dẫn mỏng. Các vi mạch tích hợp đều có một số lượng tín hiệu đầu vào và đầu ra để thực hiện một chức năng cụ thể nào đó. Trong khuôn khổ giáo trình này chủ yếu nghiên cứu về vi IC số, tức là dạng IC chỉ làm việc với các tín hiệu số. . . . . . . IC a) b) Hình 1.2: a) Mô hình Vi mạch số tích hợp. b) Vi mạch tích hợp thực tế. Vi mạch tích hợp ra đời từ những năm 1960s và được ứng dụng rộng rãi trong thực tế, đã và đang tạo ra cuộc cách mạng trong lĩnh vực điện tử. Ví dụ về vi mạch tích hợp như các IC đa dụng (general purposes IC) họ 7400, 4000, Chương mở đầu - Các khái niệm chung 2
3. các dòng vi xử l{ 80x86 dùng trong máy vi tính, chíp xử l{ dùng cho điện thoại di động, máy ảnh kỹ thuật số, các vi điều khiển dùng trong các thiết bị dân dụng, ti vi, máy giặt, lò vi sóng Các vi mạch này có mật độ tích hợp từ hàng vài chục đến hàng trăm triệu, và hiện nay đã đến hàng tỷ transitor trong một miếng bán dẫn có kích cỡ xỉ đồng xu. Mật độ tích hợp được định nghĩa là tổng số những phần tử tích cực (transitor hoặc cổng logic) chứa trên một đơn vị diện tích của khối tinh thể bán dẫn. Theo mật độ tích hợp chia ra các loại vi mạch sau: - Vi mạch cỡ nhỏ SSI (Small scale integration), có hàng chục transitor trong một vi mạch. - Vi mạch cỡ vừa MSI (Medium scale integration), có hàng trăm transitor trong một vi mạch. - Vi mạch cỡ lớn LSI (Large scale integration), có hàng ngàn đến hàng chục ngàn transitor trong một vi mạch. - Vi mạch cực lớn VLSI (Very large scale integration), có hàng vạn, hàng triệu, hàng chục triệu transitor và lớn hơn trong một vi mạch, tới thời điểm hiện nay đã xuất hiện nhưng vi mạch có độ tích hợp đến hàng tỷ transitor. - Vi mạch siêu lớn (ULSI – Ultra large scale intergration), vi mạch có độ tích hợp với mức độ hàng triệu transitor trở lên. - WSI (Wafer-scale-Intergration) là giải pháp tích hợp nhiều vi mạch chức năng trên một tấm silicon (wafer) để tăng hiệu suất cũng như giảm giá thành sản phẩm, ví dụ hệ vi xử l{ nhiều nhân được tích hợp bằng WSI. - SoC (System-on-a-Chip) Khái niệm chỉ một hệ tính toán, xử l{ mà tất cả các khối chức năng số và cả tương tự được thiết kế để tích hợp vào trong một chip đơn. Trong khuôn khổ chương trình này sẽ dành thời lượng chính cho việc nghiên cứu cơ bản về công nghệ, phương pháp, quá trình thiết kế các vi mạch cỡ LSI, VLSI. 1.3. Cổng logic Cổng logic hay logic gate là cấu trúc mạch điện (sơ đồ khối hình ) được lắp ráp từ các linh kiện điện tử để thực hiện chức năng của các hàm logic cơ bản y = f(xn, xn-1, , x1, x0). Trong đó các tín hiệu vào xn-1, xn-2, , x1, x0 của mạch Chương mở đầu - Các khái niệm chung 3
4. tương ứng với các biến logic xn-1, xn-2, , x1, x0 của hàm . Tín hiệu ra y của mạch tương ứng với hàm logic y. Với các cổng cơ bản thường giá trị n ≤ 4. x0 y x1 LOGIC GATE xn Hình 1.3: Mô hình cổng logic cơ bản Giá trị của các tín hiệu vào và ra chỉ có hai mức thấp (Low - L) và mức cao (High - H) tương ứng với với hai giá trị 0 và 1 của các biến logic và hàm logic. Ví dụ: Một cổng NOT loại CMOS (hình 1.4) tương ứng hàm NOT hai biến Q = not A. Hình 1.4: Mạch điện cổng NOT Trên sơ đồ dễ nhận thấy rằng, chỉ khi A có mức tích cực cao thì transitor trên đóng còn transitor dưới mở, Q có mức tích cực thấp, khi A có mức tích cực thấp thì transitor trên mở và dưới đóng nên Q có mực tích cực cao, như vậy mạch điện với sơ đồ trên thực hiên vai trò của cổng NOT. Các mạch logic đều được biểu diễn bằng các hệ hàm logic và do đó có thể phát biểu là: Mọi mạch logic đều có thể xây dựng từ các cổng logic cơ bản. Đối với các cổng logic cơ bản đó thì có hai tham số thời gian cơ bản: Chương mở đầu - Các khái niệm chung 4
5. Hình 1.5: Tham số thời gian của cổng NOT Thời gian trễ lan truyền Tpd (Propagation delay) là thời gian tối thiểu kể từ thời điểm bắt đầu xảy ra sự thay đổi từ đầu vào X cho tới khi sự thay đổi này tạo ra ra thay đổi xác định tại đầu ra Y, hay nói một cách khác cho tới khi đầu ra Y ổn định giá trị. Tcd (Contamination delay) là khoảng thời gian kể từ thời điểm xuất hiện sự thay đổi của đầu vào X cho tới khi đầu ra Y bắt đầu xảy ra sự mất ổn định. Sau giai đoạn mất ổn định hay còn gọi là giai đoạn chuyển tiếp tín hiệu tại đầu ra sẽ thiết lập trạng thái xác định vững bền. Như vậy Tpd > Tcd và khi nhắc đến độ trễ của cổng thì là chỉ tới giá trị Tpd. 1.4 Phần tử nhớ 1.4.1 D-Latch và D flip-flop Latch và Flip-Flop là các phần tử nhớ quan trọng trong thiết kế VLSI, sơ đồ cấu tạo chi tiết và mô tả đã được trình bày kỹ trong phần Kỹ thuật số. Ở phần này chỉ nhắc lại những tính chất cơ bản nhất của các Flip-Flop và bổ xung thêm các tham số thời gian thực của các phần tử này. D-flip flop D-latch D SET Q Clock D Q Qprev Clock D Q CLR Q Rising edge 1 1 x 0 X Qprev Rising edge 0 0 x 1 D Non-rising x Qprev D-Latch là phần tử nhớ làm việc theo mức xung, cụ thể khi tín hiệu Clock bằng 1 thì giá trị Q đầu bằng giá trị đầu vào, khi tín hiệu Clock = 0 thì giá trị đầu Chương mở đầu - Các khái niệm chung 5
6. ra không đổi. Nói một cách khác D-latch làm việc như một cửa đóng mở giữa tín hiệu Q và D tương ứng với mức điện áp của xung Clock. D-flip-flop là phần tử nhớ làm việc theo sườn xung, có hai dạng sườn là sườn lên (rising edge) khi xung thay đổi từ 0->1 và sườn xuống (falling edge) khi xung thay đổi từ 1->0. Khi không có yêu cầu gì đặc biệt thì Flip-flop làm việc với sườn xung lên thường được sử dụng. Khác với D-latch giá trị đầu ra của Flip-Flop chỉ thay vào thời điểm sườn xung . Với cách làm việc như vậy giá trị đầu ra sẽ không thay đổi trong suốt thời gian một chu kz xung nhịp dù cho tín hiệu đầu vào thay đổi. D Flip-flop rất hay được dùng trong mạch có nhớ vì vậy đôi khi nói đến phần tử nhớ thường ngầm hiểu là D Flip-flop. Hình 1.6: Đồ thị thời gian của D Flip-flop và D Latch Đối với D-flip-flop và D-latch nhớ thì có hai tham số thời gian hết sức quan trọng là Tsetup, và Thold. Đây là tham số thời gian đối với dữ liệu đầu vào cổng Din để đảm bảo việc truyền dữ liệu sang cổng ra Qout là chính xác, cụ thể như sau. Tsetup: là khoảng thời gian cần thiết cần giữ ổn định đầu vào trước sườn tích cực của xung nhịp Clock Thold: Là khoảng thời gian tối thiểu cần giữ ổn định dữ liệu đầu vào sau sườn tích cực của xung nhịp Clock. Hình 1.7: Setup time và Hold time của D-Flip-Flop Chương mở đầu - Các khái niệm chung 6
7. 1.4.2 Các flip-flop khác - RS Flip-flop: R S Q S SET Q 0 0 D R CLR Q 0 1 1 1 0 0 1 1 Chạy đua RS Flip-flop Đầu vào là hai tín hiệu Reset và Set. Set =1 thì tín hiệu đầu ra nhận giá trị 1 không phụ thuộc đầu vào D, Reset =1 thì đầu ra Q = 0 không phụ thuộc đầu vào D. Đối với RS-flipflop không đồng bộ thì giá trị Q thay đổi phụ thuộc R/S ngay tức thì, còn đối với RS flip-flop đồng bộ thì tín hiệu Q chỉ thay đổi tại thời điểm sườn xung Clock. Trạng thái khí R= 1, S= 1 là trạng thái cấm vì khí đó đầu ra nhận giá trị không xác định, thực chất sẽ xảy ra sự thay quá trình “chạy đua” hay tự dao động giá trị Q từ 0 đến 1 và ngược lại với chu kz bằng độ trễ chuyển mạch của flip-flop. - JK-flip-flop SET J K Qnext J Q 0 0 Qprev K CLR Q 0 1 0 0 1 1 1 1 NOT Qprev Theo bảng chân lý JK-flip flip hoạt động khá linh hoạt thực hiện chức năng giống như D-flip flop hoặc RS flip-flop, trạng thái khí J=0, K=1 là Reset, J=1, K=0 là Set. Tuy không có đầu vào dữ liệu D nhưng để JK flip- flop làm việc như một D-flip flip thì tín hiệu D nối với J còn K cho nhận giá trị đối của J. - T- flip-flop Chương mở đầu - Các khái niệm chung 7
8. T Q Qnext 0 0 0 1 1 0 1 0 1 1 1 0 Khi T bằng 1 thì giá trị Qnextbằng đảo của giá trị trước Qprev khi T = 0 thì giá trị đầu ra không thay đổi 1.5 Mạch logic tổ hợp Mạch logic tổ hợp (Combinational logic circuit) là mạch mà tổ hợp giá trị tín hiệu ra chỉ phụ thuộc vào giá trị tổ hợp tín hiệu vào Hiểu một cách khác mạch tổ hợp chỉ có 1 trạng thái không chứa các phần tử nhớ mà chỉ chứa các phần tử thực hiện logic chức năng như AND, OR, NOT Đối với mạch tổ hợp tham số thời gian trễ Tdelay là là khoảng thời gian lớn nhất kể từ thời điểm xác định các giá trị đầu vào cho tới thời điểm các kết quả ở đầu ra bắt đầu ổn định. Trên thực tế việc tìm tham số độ trễ của mạch được thực hiện bằng cách liệt kê tất cả các đường biến đổi tín hiệu có thể từ tất cả các đầu vào tới tất cả đầu ra sau đó dựa trên thông số về thời gian của các cổng và độ trễ đường truyền có thể tính được độ trễ của các đường này và tìm ra đường có độ trễ lớn nhất, giá trị đó chính là Tdelay. Hình 1.8: Độ trễ của mạch tổ hợp Chương mở đầu - Các khái niệm chung 8
9. Minh họa cho độ trễ trong mạch tổ hợp như ở hình 6. Về lý thuyết để xác định độ trễ của mạch cần liệt kê tất cả các đường tín hiệu từ 4 đầu vào In1, In2, In3, In4 đến 2 đầu ra Out1, Out2. Đối với mỗi cặp đầu ra đầu vào (In, Out) tồn tại nhiều đường truyền khác nhau vì vậy tổng số lượng các đường truyền này thường rất lớn. Chính vì thế đối với những mạch tổ hợp lớn thì việc xác định độ trễ đều phải thực hiện bằng sự hỗ trợ của máy tính. Ví dụ để xác định độ trễ của hai đường truyền 1 và 2 trên hình vẽ: đường 1 lần lượt đi qua các cổng NOT, AND_4, NOR, AND_3, OR. Đường 2 lần lượt đi qua cổng NOT, AND, OR_4, AND_4, OR_4. Độ trễ của các đường truyền này tính bằng độ trễ của các cổng nó đi qua cộng với độ trễ dây dẫn (TWrite). T1 = TNOT + TAND_4 + TNOR + TAND_3 + T AND_3 + TWire1 T2 = TNOT + TAND + TOR_4 + TAND_4 + T OR_4 + TWire2 Do độ trễ của cổng nhiều đầu vào lớn hơn độ trễ của cổng ít đầu vào nên mặc dù số cổng đi qua trên đường truyền như nhau nhưng đường truyền 2 sẽ có độ trễ lớn hơn đường 1. Các đường truyền có độ trễ lớn nhất được gọi là Critical paths. Các đường truyền này cần đặc biệt quan tâm trong quá trình tối ưu hóa độ trễ của vi mạch. 1.6 Mạch logic tuần tự Mạch logic dãy (Sequential logic circuits) còn được gọi là mạch logic tuần tự là vi mạch số mà tín hiệu ra tại một thời điểm không những phụ thuộc vào tổ hợp tín hiệu đầu vào tại thời điểm đó mà còn phụ thuộc vào tín hiệu vào tại các thời điểm trước đó. Hiểu một cách khác mạch dãy ngoài các phần tử tổ hợp có chứa các phần tử nhớ và nó lưu trữ lớn hơn 1 trạng thái của mạch. Tham số thời gian của mạch tuần tự được tính khác với mạch tổ hợp, sự khác biệt đó có quan hệ mật thiết với đặc điểm của tín hiệu đồng bộ Clock. Ví dụ với một mạch tuần tự điển hình dưới đây. Mạch tạo từ hai lớp thanh ghi sử dụng Flip-flop A và B, trước giữa và sau thanh ghi là ba khối logic tổ hợp Combinational logic 1, 2, 3, các tham số thời gian cụ thể như sau: Td1, Td2, Td3. Là thời gian trễ tương ứng của 3 khối mạch tổ hợp 1, 2, 3. Tsa, Tsb là thời gian thiết lập (Tsetup) của hai Flipflop A, B tương ứng Chương mở đầu - Các khái niệm chung 9
10. Tclk-q. là khoảng thời gian cần thiết để dữ liệu tại đầu ra Q xác định sau thời điểm kích hoạt của sườn Clock Tskew Đối với mạch đồng bộ thì sẽ là l{ tưởng nếu như điểm kích hoạt (sườn lên hoặc sườn xuống) của xung nhịp Clock tới các Flip-flop cùng một thời điểm. Tuy vậy trên thực tế bao giờ cũng tồn tại độ trễ giữa hai xung Clock đến hai Flip-flop khác nhau. Tskew là độ trễ lớn nhất của xung nhịp Clock đến hai Flip-flop khác nhau trong mạch. Thời gian chênh lệch lớn nhất giữa tín hiệu xung nhịp , thời gian trễ này sinh ra do độ trễ trên đường truyền của xung Clock từ A đến B. Trên thực tế Tskew giữa hai Flip-flop liên tiếp có giá trị rất bé so với các giá trị độ trễ khác và có thể bỏ qua, nhưng đối với những mạch cỡ lớn khi số lượng Flip-flop nhiều hơn và phân bố xa nhau thì giá trị Tskew có giá trị tương đối lớn. D SET Q D SET Q Combinational Combinational Combinational logic1 logic2 logic3 CLR Q CLR Q Tskew Td1 Tsa Tclk-q Td2 Tsb Tclk-q Td3 Hình 1.9: Tham số thời gian của mạch tuần tự Những tham số trên cho phép tính toán các đặc trưng thời gian của mạch tuần tự đó là: - Thời gian trễ trước xung nhịp Clock tại đầu vào Tinput_delay = Td1 + Tsa - Thời gian trễ sau xung nhịp Clock tại đầu ra. Toutput_delay = Td3 + Tclk_q - Chu kz tối thiểu của xung nhịp Clock, hay là khoảng thời gian tối thiểu đảm bảo cho dữ liệu trong mạch được xử lý và truyền tải giữa hai lớp thanh ghi lien tiếp mà không xảy ra sai sót. Nếu xung nhịp đầu vào có chu kz nhỏ hơn Tclk_min thì mạch sẽ không thể hoạt động theo thiết kế. Tclk_min = Tclk-q + Td2 + Tsb + Tskew Chương mở đầu - Các khái niệm chung 10
11. - từ đó tính được xung nhịp tối đa của vi mạch là Fmax = 1/ Tclk_min = 1/( Tclk-q + Td2 + Tsb + Tskew) 1.7 Các phương pháp thể hiện thiết kế. Có hai phương pháp cơ bản được sử dụng để mô tả vi mạch số là mô tả bằng sơ đồ logic (schematic) và mô tả bằng ngôn ngữ mô tả phần cứng HDL (Hardware Description Language). Mô tả bằng sơ đồ: vi mạch được mô tả trực quan bằng cách ghép nối các phần tử logic khác nhau một cách trực tiếp giống như hình vẽ dưới đây. Thông thường các phần tử không đơn thuần là các đối tượng đồ họa mà còn có các đặc tính vật lý gồm chức năng logic, tải vào ra, thời gian trễ Những thông tin này được lưu trữ trong thư viện logic thiết kế. Mạch vẽ ra có thể được mô phỏng để kiểm tra chức năng và phát hiện và sửa lỗi một cách trực tiếp. Hình 1.10: Mô tả Schematic Ưu điểm của phương pháp này là cho ra sơ đồ các khối logic rõ ràng thuận tiện cho việc phân tích mạch, tuy vậy phương pháp này chỉ được sử dụng để thiết kế những mạch cỡ nhỏ, độ phức tạp không cao. Đối với những mạch cỡ lớn hàng trăm ngàn cổng logic thì việc mô tả đồ họa là gần như không Chương mở đầu - Các khái niệm chung 11
12. thể và nếu có thể cũng tốn rất nhiều thời gian, chưa kể những khó khăn trong công việc kiểm tra lỗi trên mạch sau đó. Mô tả bằng HDL: HDL cho phép mô tả vi mạch bằng các cú pháp tương tự như cú pháp của ngôn ngữ lập trình. Có ba ngôn ngữ mô tả phần cứng phổ biến hiện nay là: Verilog: Ra đời năm 1983, do hai kỹ sư Phil Moorby và Prabhu Goel làm việc tại Automated Integrated Design Systems (sau này thuộc sở hữu của Cadence). Verilog được IEEE chính thức tiêu chuẩn hóa vào năm 1995 và sau đó là các phiên bản năm 2001, 2005. Đây là một ngôn ngữ mô tả phần cứng có cấu trúc và cú pháp gần giống với ngôn ngữ lập trình C, ngoài khả năng hỗ trợ thiết kế thì Verilog rất mạnh trong việc hỗ trợ cho quá trình kiểm tra thiết kế. VHDL: VHDL viết tắt của Very-high-speed intergrated circuits Hardware Description Language, hay ngôn ngữ mô tả cho các mạch tích hợp tốc độ cao. VHDL lần đầu tiên được phát triển bởi Bộ Quốc Phòng Mỹ nhằm hỗ trợ cho việc thiết kế những vi mạch tích hợp chuyên dụng (ASICs). VHDL cũng được IEEE chuẩn hóa vào các năm 1987, 1991, 2002, và 2006(Draft). VHDL được phát triển dựa trên cấu trúc của ngôn ngữ lập trình Ada. Cấu trúc của mô tả VHDL tuy phức tạp hơn Verilog nhưng mang tính logic chặt chẽ và gần với phần cứng hơn. AHDL: Altera HDL được phát triển bởi công ty bán dẫn Altera với mục đích dùng thiết kế cho các sản phẩm FPGA và CPLD của Altera. AHDL có cấu trúc hết sức chặt chẽ và là ngôn ngữ rất khó học so với 2 ngôn ngữ trên. Bù lại AHDL cho phép mô tả thực thể logic chi tiết và chính xác hơn. Ngôn ngữ này ít phổ biến tuy vậy nó cũng được rất nhiều chương trình mô phỏng hỗ trợ biên dịch. Bên cạnh các ngôn ngữ trên thì một loạt các ngôn ngữ khác đã và đang phát triển cũng hỗ trợ khả năng mô tả phần cứng, đáng chú { là System Verilog là phiên bản mở rộng của Verilog hướng của C++ như hỗ trợ các kiểu dữ liệu khác nhau, sử dụng Class và nhiều hàm hệ thống bậc cao. SystemC không phải là một HDL nhưng là một dạng mở rộng của C++ cho phép hỗ trợ kiểm tra các thiết kế bằng VHDL hay Verilog. Chương mở đầu - Các khái niệm chung 12
13. 2. Yêu cầu đối với một thiết kế logic Yêu cầu đối với một thiết kế IC bao gồm: Yêu cầu chức năng: mạch gồm có các đầu vào đầu ra như thế nào, thực hiện nhiệm vụ gì Yêu cầu về mặt công nghệ: Mạch thiết kế sử dụng nền công nghệ bán dẫn nào PLD, ASIC, FPGA Yêu cầu về mặt tài nguyên: Giới hạn về số lượng cổng, số lượng transitors, về diện tích quy đổi chuẩn, về kích thước của IC thiết kế. Yêu cầu về mặt khả năng làm việc: là yêu cầu về các tham số thời gian của mạch bao gồm độ trễ cổng vào, độ trễ cổng ra, độ trễ logic với mạch tổ hợp, các xung nhịp làm việc, số lượng xung nhịp cho một chu trình xử lý dữ liệu. Yêu cầu về mức tiêu hao năng lượng (power consumtion). Yêu cầu về chi phí cho quá trình thiết kế và chế tạo (design cost). Các yêu cầu kể trên có quan hệ mật thiết với nhau và thông thường chúng không thể đồng thời đạt được tối ưu. Ví dụ năng lượng tiêu thụ của mạch muốn nhỏ thì số lượng cổng sử dụng hạn chế và sẽ hạn chế tốc độ làm việc, hoặc việc sử dụng các công nghệ rẻ tiền hơn hoặc dùng các cổng công xuất thấp cũng là nhân tố giảm hiệu năng làm việc của mạch. Trong thực tế Các IC phục vụ các mục đích khác nhau thì có yêu cầu khác nhau và người lập kế hoạch thiết kế chế tạo IC cần phải cân đối giữa các tiêu chí để có một phương án tối ưu nhất. Ví dụ cùng là vi xử l{ nhưng nếu dùng thì không có yêu cầu đặc biệt về mặt tiêu hao năng lượng do nguồn cấp là cố định, khi đó Chip phải được thiết kế để có hiệu xuất làm việc tối đa. Trong khi vi xử lý cho máy tính xách tay thì cần phải thiết kế để có mức tiêu thụ năng lượng thấp nhất có thể hoặc để có thể hoạt động ở nhiều mức tiêu thụ năng lượng khác nhau nhằm kéo dài thời gian sử dụng. Chip điều khiển cho các thiết bị di động thì cần phải tối ưu hết mức mức tiêu tốn năng lượng bằng cách thu gọn thiết kế, giảm thiểu những tập lệnh không cần thiết và sử dụng các phần tử tiết kiệm năng lượng nhất. Chương mở đầu - Các khái niệm chung 13
14. 3. Các công nghệ thiết kế mạch logic số Vi mạch số có thể được thiết kế bằng tay (Manual IC design), hoặc bằng sự trợ giúp của các chương trình trợ giúp thiết kế trên máy tính (Design Automation) Manual design: Vi mạch số có thể được thiết kế bởi cách ghép nối các linh kiện bán dẫn rời rạc. Sự ra đời các IC đa dụng họ 7400 hay 4000 cho phép người sử dụng có thể tự thiết kế những mạch số cỡ nhỏ và cỡ vừa bằng cách ghép nối trên một bản mạch in. Nhờ có cấu trúc chuẩn hóa, có thể dễ dàng ghép nối, tạo những mạch chức năng khác nhau, thực tế những mạch dạng này đã và vẫn đang được ứng dụng rộng rãi. Điểm hạn chế duy nhất của những thiết kế dạng này là chúng chỉ phù hợp cho những thiết kế SSI đơn giản do giới hạn về mật độ tích hợp và tốc độ làm việc thấp. IC Design Manual Design Design Automation 7400 Series 4000 Series Discrete Programable Full-custom Semi-custom (TTL) (CMOS) components Device Based ASIC ASIC Field PD SPLD CPLD (FPGA) PROM (EPROM, PLA PAL GAL E2PROM) Hình 1.11: Phân loại thiết kế vi mạch số. Design Automation Máy tính là một sản phẩm đặc trưng nhất của nền công nghiệp sản xuất chế tạo bán dẫn nhưng ngay sau khi ra đời đã trở thành công cụ đắc lực cho việc thiết kế mô phỏng IC. Tự động hóa thiết kế không những Chương mở đầu - Các khái niệm chung 14
15. giúp đơn giản hóa và rút ngắn đáng kể thời gian thiết kế sản phẩm mà còn đem lại những khả năng quá trình thiết kế bởi con người không làm được đó là: Khả năng làm việc với những thiết kế phức tạp tới cỡ hàng nghìn đến hàng tỷ transitor. Khả năng xử lý những bài toán tối ưu với nhiều tiêu chí và nhiều điều kiện ràng buộc phức tạp. Khả năng tự động tổng hợp thiết kế từ các mức trừu tượng cao xuống các mức trừu tượng thấp hơn một cách chính xác, nhanh chóng. Đơn giản hóa việc lưu trữ và trao đổi dữ liệu thiết kế. Các phần mềm hỗ trợ thiết kế gọi chung là CAD Tools, trong lĩnh vực thiết kế IC có 3 hệ thống phần mềm phổ biến của Cadence®, Synopsys®, Magma® Design Automation Inc. Trong tự động hóa thiết kế IC thường phân biệt thành những quy trình như sau: Full-custom ASIC: là quy trình thiết kế IC có mức độ chi tiết cao nhất nhằm thu được sản phẩm tối có hiệu quả làm việc (tốc độ) cao nhất trong khi vẫn đạt tối ưu về mặt tài nguyên đối với một công nghệ bán dẫn nhất định. Để đạt được mục đích đó thiết kế không những được tối ưu ở những mức cao mà còn được tối ưu ở mức độ bố trí transitor và kết nối giữa chúng, ví dụng hai khối logic cùng thực hiện hàm OR nhưng phân bố ở hai vị trí khác nhau thì được cấu trúc bằng các mạch transitor khác nhau, phụ thuộc vào các thông số khác như tải đầu vào đầu ra, vị trí, ảnh hưởng các khối liền kề Chính vì thế Full-custom ASIC đôi khi còn được gọi là random-logic gate networks nghĩa là mạch tạo bởi những cổng không đồng nhất. Semi-custom ASIC design: Phân biệt với Full-custom ASIC design, khái niệm này chỉ quy trình thiết kế mà mức độ chi tiết không đạt đến tối đa, thông thường thiết kế đạt chi tiết đến mức cổng logic hoặc cao hơn. Do Full-custom ASIC có độ phức tạp cao nên không những chi phí cho quá trình thiết kế rất lớn mặt khác thời gian dành cho thiết kế có thể kéo dài hàng vài năm trở lên, trong thời gian đó có thể đã có những công nghệ mới ra đời, mỗi một thay đổi nhỏ kéo theo việc phải làm lại gần như toàn bộ thiết kế và phát sinh thêm chi phí rất nhiều do vậy lợi nhuận sản phẩm bán ra thấp hay thậm chí thua lỗ. Semi- Chương mở đầu - Các khái niệm chung 15
16. custom ASIC cân bằng giữa chi phí thiết kế và lợi nhuận thu được sản phẩm bằng cách đẩy nhanh và giảm thiểu chi phí cho quá trình thiết kế, dĩ nhiên bù lại sản phẩm làm ra không đạt được mức tối ưu l{ thuyết như Full-custom design. Có nhiều dạng Semi-custom design nhưng một trong những kiểu cơ bản mà thường được sử dụng là thiết kế trên cơ sở thư viện cổng chuẩn (Standard Cell Library), thư viện này là tập hợp của các cổng logic như AND, OR, XOR, thanh ghi và vì chúng có cùng kích thước chiều cao nên được gọi là cổng chuẩn. Chi tiết về Semi-custom ASIC sẽ được tìm hiểu kỹ trong chương IV. ASIC based on Programmable Device: Thiết kế ASIC trên cơ sở IC khả trình. Chíp khả trình (Programmable device) được hiểu là IC chứa những phần tử logic có thể được lập trình can thiệp để tái cấu trúc nhằm thực hiện một chức năng nào đó. Quá trình tái cấu trúc thực hiện thông qua ngôn ngữ mô tả phần cứng nên thường được gọi ngắn gọn là lập trình. Chíp khả trình được chia thành các dạng sau: SPLD (Simple Programmable Logic Device) Nhóm những IC khả trình PROM, PAL, PLA, GAL. Đặc điểm chung của nhóm này là chứa một số lượng cổng tương đương từ vài chục (PROM) đến vài trăm (PAL, GAL) cổng, nhóm này sử dụng cấu trúc của bộ nhớ ROM để lưu cấu hình IC, (vì vậy nhóm này còn gọi là Memory-based PLD), cấu trúc này bao gồm một mảng ma trân AND và một mảng ma trận OR có thể cấu trúc được. Trong các chip dạng này lại chia làm hai, thứ nhất là loại chỉ lập trình một lần, và loại có khả năng tái lập trình dùng các công nghệ như EEPROM hay EPROM. Cấu trúc cụ thể và nguyên lý làm việc của PROM, PAL, PLA, GAL, FPGA, CPLD sẽ được lần lượt được trình bày chi tiết ở phần tiếp theo. CPLD (Complex Programmable Logic Device) CPLD là IC lập trình phức tạp thường được ghép từ nhiều các SPLD trên một chip đơn. Số cổng tương đương của CPLD đạt từ hàng nghìn đến hàng chục nghìn cổng. FPGA (Field-Programmable Gate Array) là IC khả trình cấu trúc từ mảng các khối logic lập trình được. Nếu như đối với các PLD khác việc tái cấu trúc IC được thực hiện trong điều kiện của nhà máy sản xuất bán dẫn, quá trình này cần những mặt nạ cho quang khắc nên sử dụng lớp những PLD này được gọi chung bằng thuật ngữ Mask-Programmable Device. FPGA phân biệt chính với Chương mở đầu - Các khái niệm chung 16
17. các loại trên ở khả năng tái cấu trúc IC bởi người dùng cuối hay chính là người lập trình IC. 4. Kiến trúc của các IC khả trình Trong Kỹ thuật số ta đã chỉ ra mọi hàm logic tổ hợp đều có thể biểu diển dưới dạng chuẩn tắc tuyển tức là dưới dạng tổng của các tích đầy đủ, hoặc chuẩn tắc hội, tức là dạng tích của các tổng đầy đủ. Hai cách biểu diễn này là hoàn toàn tương đương. Nguyên lý này cho phép hiện thực hóa hệ hàm logic tổ hợp bằng cách ghép hai mảng ma trận nhân (AND) và ma trận cộng (OR). Nếu một trong các mảng này có tính khả trình thì IC sẽ có tính khả trình. Ta sẽ lần lượt nghiên cứu cấu trúc của một số loại IC hoạt động trên nguyên lý này. 4.1. Kiến trúc PROM, PAL, PLA, GAL 4.1.1. PROM PROM (Programmable Read-Only Memory) được phát minh bởi Wen Tsing Chow năm 1956 khi làm việc tại Arma Division của công ty American Bosch Arma tại Garden, New York. PROM được chế tạo theo đơn đặt hàng từ lực lượng không quân của Mỹ lúc bấy giờ với mục đích có được một thiết bị lưu trữ các tham số về mục tiêu một các an toàn và linh động. Thiết bị này dùng trong máy tính của hệ thống phóng tên lửa Atlas E/F và được giữ bí mật trong vòng vài năm trước khi Atlas E/F trở nên phổ biến. PROM là vi mạch lập trình đầu tiên và đơn giản nhất trong nhóm các vi mạch bán dẫn lập trình được (Programmable Logic Device). PROM có số đầu vào hạn chế, thông thường đến 16 đến 32 đầu vào, vì vậy chỉ thực hiện được những hàm đơn giản. Cấu trúc của PROM tạo bởi ma trận tạo bởi mảng cố định các phần tử AND nối với mảng các phần tử OR lập trình được. Chương mở đầu - Các khái niệm chung 17
18. a b c Mảng OR lập trình được T1 x x x T2 x x T3 x T4 x x T5 x x T6 x x T7 x x T8 x x Mảng AND cố định x y z w Hình 1.12 : Cấu trúc PROM Tại mảng nhân AND, các đầu vào sẽ được tách thành hai pha, ví dụ a thành pha thuận a và nghịch , các chấm (•) trong mảng liên kết thể hiện kết nối cứng, tất cả các kết nối trên mỗi đường ngang sau đó được thực hiện phép logic AND, như vậy đầu ra của mỗi phần tử AND là một nhân tử tương ứng của các đầu vào. Ví dụ như hình trên thu được các nhân tử T1,T3 như sau: Các nhân tử được gửi tiếp đến mảng cộng OR, ở mảng này “X” dùng để biểu diễn kết nối lập trình được. Ở trạng thái chưa lập trình thì tất cả các điểm nối đều là X tức là không kết nối, tương tự như trên, phép OR thực hiện đối với toàn bộ các kết nối trên đường đứng và gửi ra các đầu ra X, Y, Z, Tương ứng với mỗi đầu ra như vậy thu được hàm dưới dạng tổng của các nhân tử, ví dụ tương ứng với đầu ra Y: + Tính khả trình của PROM được thực hiện thông qua các kết nối antifuse (cầu chì ngược), Antifuse là một dạng vật liệu làm việc với cơ chế như vật liệu ở cầu chì (fuse) nhưng theo chiều ngược lại. Nếu như cầu chì trong điều kiện kích Chương mở đầu - Các khái niệm chung 18
19. thích (quá tải về dòng điện) thì nóng chảy và ngắt dòng thì antifuse trong điều kiện tương tự (hiệu thế cao) biến đổi từ vật liệu không dẫn điện thành dẫn điện. Ở trạng thái chưa lập trình thì các điểm nối là antifuse nghĩa là ngắt kết nối, khi lập trình thì chỉ những điểm nối xác định bị “đốt” để tạo kết nối vĩnh viễn. Quá trình này chỉ được thực hiện một lần và theo một chiều vì PROM không thể tái lập trình được. Những IC dạng PROM có khả năng tái lập trình là UEPROM (Ultraviolet- Eraseable PROM) sử dụng tia cực tím và EEPROM (Electric-Eraseable PROM) sử dụng hiệu điện thế ngưỡng cao để thiết lập lại các kết nối trong ma trận lập trình. 4.1.2. PAL a b c Mảng OR cố định x x x T1 x x x x T2 x x x x T3 x x x x T4 x x x x T5 x x Mảng AND lập trình được macxrocell macyrocell macrzocell mawcrocell Hình 1.13: Cấu trúc PAL PAL(Programmable Array Logic) ra đời cuối những năm 1970s. Cấu trúc của PAL kế thừa cấu trúc của PROM, sử dụng hai mảng logic nhưng nếu như ở PROM mảng OR là mảng lập trình được thì ở PAL mảng AND lập trình được còn mảng OR được gắn cứng, nghĩa là các thành phần tích có thể thay đổi nhưng tổ hợp của chúng sẽ cố định, cải tiến này tạo sự linh hoạt hơn trong việc thực hiện các hàm khác nhau. Chương mở đầu - Các khái niệm chung 19
20. Ngoài ra cấu trúc cổng ra của PAL còn phân biệt với PROM ở mỗi đầu ra của mảng OR lập trình được được dẫn bởi khối logic gọi là Macrocell. Hình dưới đây minh họa cho cấu trúc của macrocell. Mỗi macrocell chứa 1 Flip-Flop Register, hai bộ dồn kênh (Multiplexers) 2 và 4 đầu vào Mux2, Mux4. Đầu ra của Mux2 thông qua một cổng 3 trạng thái trả lại mảng AND, thiết kế này cho kết quả đầu ra có thể sử dụng như một tham số đầu vào, tất nhiên trong trường hợp đó thì kết quả đầu ra buộc phải đi qua Flip-flop trước. 2 SET 3 D Q Mux4 0 IO ENB CLR Q 1 S0 S1 programmable ENB 0 Mux2 1 Hình 1.14: Cấu trúc Macrocell Đầu ra của macrocell cũng thông qua cổng 3 trạng thái có thể lập trình được để nối với cổng giao tiếp của PAL. Tín hiệu điều khiển của Mux4 có thể được lập trình để cho phép dẫn tín hiệu lần lượt qua các đầu vào 0,1,2,3 của Mux4 và gửi ra ngoài cổng giao tiếp IO, tùy thuộc vào cấu hình này mà tín hiệu tại IO có thể bị chặn (không gửi ra), dẫn trực tiếp từ mảng OR, thông qua thanh ghi Register. Nhờ cấu trúc macrocell PAL có thể được sử dụng không những để thực hiện các hàm logic tổ hợp mà cả các hàm logic tuần tự. 4.1.3. PLA PLA (Programable Logic Aray) ra đời năm 1975 và là chíp lập trình thứ hai sau PROM. Cấu trúc của PLA không khác nhiều so với cấu trúc của PAL, ngoại trừ khả năng lập trình ở cả hai ma trận AND và OR. Nhờ cấu trúc đó PLA có khả năng lập trình linh động hơn, bù lại tốc độ của PLA thấp hơn nhiều so với PROM và PAL và các sản phẩm cùng loại khác. Thực tế PLA được ứng dụng không nhiều và nhanh chóng bị thay thế bởi những công nghệ mới hơn như PAL, GAL, CPLD Chương mở đầu - Các khái niệm chung 20
21. a b c Mảng OR lập trình được x x x T1 x x x x x x T2 x x x x T3 x x x x T4 x x x x T5 x x Mảng AND lập trình được macrocell macrocell macrocell macrocell x y z w Hình 1.15 : Cấu trúc PLA 4.1.4. GAL GAL (Generic Array Logic) được phát triển bởi Lattice Semiconductor company vào năm 1983, cấu trúc của GAL không khác biệt PAL nhưng thay vì lập trình sử dụng công nghệ antifuse thì ở GAL dùng CMOS electrically erasable PROM, chính vì vậy đôi khi tên gọi GAL ít được sử dụng thay vì đó GAL được hiểu như một dạng PAL được cải tiến. 4.2 Kiến trúc CPLD, FPGA 4.2.1. CPLD Tất cả các chip khả trình PROM, PAL, GAL, thuộc nhóm SPLD (Simple Programmable Logic Devices) những IC này có ưu điểm là thiết kế đơn giản, chi phí thấp cho sản xuất cũng như thiết kế, có thể chuyển dễ dàng từ công nghệ này sang công nghệ khác tuy vậy nhược điểm là tốc độ làm việc thấp, số cổng logic tương đương nhỏ do đó không đáp ứng được những thiết kế phức tạp đòi hỏi nhiều về tài nguyên và tốc độ. CPLD (Complex Programmable Logic Devices) được Altera tiên phong nghiên cứu chế tạo đầu tiên nhằm tạo ra những IC khả trình dung lượng lớn Chương mở đầu - Các khái niệm chung 21
22. MAX5000, MAX7000, MAX9000 là họ những CPLD tiêu biểu của hãng này. Sau sự thành công của Altera một loạt các hãng khác cũng bắt tay vào nghiên cứu chế tạo CPLD, Xilinx với các sản phẩm XC95xx series, Lattice với isp Mach 4000 serise, ispMarch XO Một cách đơn giản nhất có thể hiểu CPLD được cấu trúc bằng cách ghép nhiều các chíp SPLD lại, thông thường là PAL. Tuy vậy về bản chất độ phức tạp của CPLD vượt xa so với các IC nhóm SPLD và cấu trúc của các CPLD cũng rất đa dạng, phụ thuộc vào từng hãng sản xuất cụ thể. Dưới đây sẽ trình bày nguyên lý chung nhất của các chip họ này. CPLD được tạo từ hai thành thành phần cơ bản là nhóm các khối logic (Logic block) và một ma trận kết nối khả trình PIM (Programmable Interconnect Matrix). Logic block là các SPLD được cải tiến thường chứa từ 8 đên 16 macrocells. Tất cả các Logic block giống nhau về mặt cấu trúc. PIM là ma trận chứa các kết nối khả trình, nhiệm vụ của ma trận này là thực hiện kết nối giữa các LB và các cổng vào ra IO của CPLD. Về mặt lý thuyết thì ma trận này có thể thực hiện kết nối giữa hai điểm bất kz. Logic block Logic block Logic block Logic block Programmable Interconnect matrix Logic block Logic block Logic block Logic block Hình 1.16: Cấu trúc CPLD CPLD thông thường sử dụng các công nghệ lập trình của EEPROM, điểm khác biệt là đối với CPLD thường không thể dùng những programmer đơn giản Chương mở đầu - Các khái niệm chung 22
23. cho PAL, PLA vì số chân giao tiếp của CPLD rất lớn. Để thực hiện cấu hình cho CPLD mỗi một công ty phát triển riêng cho mình một bộ công cụ và giao thức, thông thường các chip này được gắn trên một bo mạch in và dữ liệu thiết kế được tải vào từ máy vi tính. Tuy vậy các quy trình nạp trên đang dần bị thay thế bởi giao thức chuẩn JTAG (Join Test Action Group) chuẩn, đây cũng là giao thức dùng để cấu trúc cho FPGA mà ta sẽ nghiên cứu kỹ hơn ở chương kế tiếp. Nhờ kế thừa cấu trúc của SPLD nên CPLD không cần sử dụng bộ nhớ ROM ngoài để lưu cấu hình của IC, đây là một đặc điểm cơ bản nhất phân biệt CPLD với các IC khả trình cỡ lớn khác như FPGA. 4.2.2. FPGA Cấu trúc tổng quan của FPGA (Field-Programmable Gate Array) được thể hiện ở hình sau IO_PAD IO_PAD IO_PAD I O _ I P O A LOGIC BLOCK LOGIC BLOCK _ D LOGIC BLOCK P A D I O I _ O P LOGIC BLOCK LOGIC BLOCK LOGIC BLOCK _ A P D A D IP_COREs, RAM, Interconnect ROM wires . . I I O O _ _ P P A LOGIC BLOCK LOGIC BLOCK A D LOGIC BLOCK D IO_PAD IO_PAD IO_PAD Hình 1.17: Kiến trúc tổng quan của FPGA Chương mở đầu - Các khái niệm chung 23
24. Về cấu trúc chi tiết và cơ chế làm việc của FPGA sẽ được dành riêng giới thiệu trong chương sau. Ở đây chỉ giới thiệu kiến trúc tổng quan nhất của IC dạng này. FPGA được cấu thành từ các Logic Block được bố trí dưới dạng ma trận, chúng được nối với nhau thông qua hệ thống các kênh kết nối lập trình được Hệ thống này còn có nhiệm vụ kết nối với các cổng giao tiếp IO_PAD của FPGA. FPGA là công nghệ IC lập trình mới nhất và tiên tiến nhất hiện nay. Thuật ngữ Field-Programmable chỉ quá trình tái cấu trúc IC có thể được thực hiện bởi người dùng cuối, trong điều kiện bình thường. Ngoài khả năng đó FPGA có mật độ tích hợp logic lớn nhất trong số các IC khả trình với số cổng tương đương lên tới hàng trăm nghìn, hàng triệu cổng. FPGA không dùng các mảng lập trình giống như trong cấu trúc của PAL, PLA mà dùng ma trận các khối logic. Điểm khác biệt cơ bản thứ ba của FPGA so với các IC kể trên là ở cơ chế tái cấu trúc, toàn bộ cấu hình của FPGA thường được lưu trong một bộ nhớ động (RAM), chính vì thế mà khi ứng dụng FPGA thường phải kèm theo một ROM ngoại vi để nạp cấu hình cho FPGA mỗi lần làm việc. Kiến trúc và cách thức làm việc của FPGA sẽ được nghiên cứu cụ thể ở chương thứ 3 của giáo trình này. Chương mở đầu - Các khái niệm chung 24
25. Câu hỏi ôn tập chương I 1. Transitor khái niệm, phân loại. 2. Khái niệm, phân loại vi mạch số tích hợp. 3. Cổng logic cơ bản, tham số thời gian của cổng logic tổ hợp. 4. Các loại Flip-flop cơ bản, tham số thời gian của Flip-flop. 5. Khái niệm mạch logic tổ hợp, cách xác định độ trễ trên mạch tổ hợp, khái niệm critical paths. 6. Khái niệm mạch dãy, cách tính thời gian trễ trên mạch dãy, khái niệm RTL, phương pháp tăng hiệu suất mạch dãy. 7. Các yêu cầu chung đối với thiết kế mạch logic số. 8. Các phương pháp thể hiện thiết kế mạch logic số. 9. Các công nghệ thiết kế mạch logic số, khái niệm, phân loại. 10. Trình bày sơ lược về các công nghệ thiết kế IC số trên chip khả trình. 11. Nguyên lý hiện thực hóa các hàm logic trên các IC khả trình dạng PROM, PAL, PLA, GAL. 12. Khái niệm thiết kế ASIC, các dạng thiết kế ASIC. 13. Khái niệm FPGA, đặc điểm FPGA. Chương mở đầu - Các khái niệm chung 25
26. Chương mở đầu - Các khái niệm chung 26