›
›

Bài giảng Thiết kế mạch logic - Bài 5: Mạch logic tuần tự

pdf 62 trang ngocly 2790
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Thiết kế mạch logic - Bài 5: Mạch logic tuần tự", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pdfbai_giang_thiet_ke_mach_logic_bai_5_mach_logic_tuan_tu.pdf

Nội dung text: Bài giảng Thiết kế mạch logic - Bài 5: Mạch logic tuần tự

  1. MẠCH LOGIC TUẦN TỰ
  2. Nội dung 1. Khái niệm chung 2. Phương pháp mô tả mạch tuần tự 3. Mạch tuần tự đồng bộ 4. Mạch tuần tự không đồng bộ 5. Phần tử nhớ trong mạch tuần tự 6. Phân tích và thiết kế mạch tuần tự 7. Hiện tượng chu kỳ và chạy đua trong mạch không đồng bộ 8. Một số mạch tuần tự thông dụng
  3. Khái niệm chung • Mạch logic tuần tự hay còn gọi là mạch dãy - Sequential Circuit, hay mạch số có nhớ. • Là một mạch số làm việc với tín hiệu số • Hoạt động của hệ mạch này có tính chất kế tiếp nhau. • Tại thời điểm đang xét, tín hiệu ra của mạch điện không chỉ phụ thuộc vào giá trị đầu vào mà còn phụ thuộc vào tổ hợp các tín hiệu vào tại các thời điểm trước đó của mạch • Mạch logic tuần tự làm việc theo nguyên tắc có nhớ.
  4. Mô hình kỹ thuật • Gồm hai phần: mạch tổ hợp và mạch nhớ • Mạch tổ hợp chứa các cổng logic, biến đổi tín hiệu vào để đưa ra các tín hiệu ra. • Mạch nhớ chứa các phần tử nhớ để nhớ trạng thái trong của mạch mà tổ hợp tín hiệu vào tại các thời điểm trước đó tác động
  5. Mô hình toán học • Y = f(X, S) • Hay: Y = f(S(t), X) S(t+1) = f(S(t), X) Với n X={X0, X1, , XN-1} tập tổ hợp tín hiệu vào, N≤2 m Y={Y0, Y1, , YM-1} tập tổ hợp tín hiệu ra, M≤2 n S={S0, S1, , SL-1} tập tổ hợp tín hiệu trạng thái , L≤2 R={R0, R1, , RL-1} tập tổ hợp tín hiệu kích
  6. Nội dung 1. Khái niệm chung 2. Phương pháp mô tả mạch tuần tự 3. Mạch tuần tự đồng bộ 4. Mạch tuần tự không đồng bộ 5. Phần tử nhớ trong mạch tuần tự 6. Phân tích và thiết kế mạch tuần tự 7. Hiện tượng chu kỳ và chạy đua trong mạch không đồng bộ 8. Một số mạch tuần tự thông dụng
  7. Phương pháp mô tả mạch tuần tự • Bằng lời • Phương trình logic ( phương pháp đại số) • Đồ thị thời gian • Bảng trạng thái • Bảng chuyển đổi trạng thái • Bảng tín hiệu ra • Đồ hình trạng thái • Mô hình Mealy thực hiện ánh xạ • Mô hình Moore
  8. Bằng lời • Dùng để mô tả mối quan hệ logic của hệ • Ví dụ: Mô tả một mạch điều khiển đèn giao thông ở một ngã tư
  9. Bằng đồ thị thời gian • Ví dụ: Mạch đếm xung có hệ số đếm k=5
  10. Bằng bảng trạng thái (1) Trạng thái kế tiếp Sk
  11. Bảng trạng thái (2) Bảng tín hiệu ra • Các hàng của bảng ghi các trạng thái trong • Các cột ghi các tín hiệu vào. • Các ô ghi giá trị của tín hiệu ra tương ứng.
  12. Bảng trạng thái (3) • Bảng chuyển đổi trạng thái và tín hiệu ra • Ví dụ: Mạch đếm xung có hệ số đếm k=5
  13. Đồ hình trạng thái • Là hình vẽ phản ánh quy luật chuyển đổi trạng thái và tình trạng các giá trị ở lối vào và lối ra tương ứng của mạch tuần tự • Là đồ thị có hướng • Gồm 2 tập hợp: • M – tập các đỉnh, mỗi đỉnh tương ứng 1 trạng thái trong • K – Tập các cung có hướng, biểu diễn sự chuyển biến trạng thái của mạch • Mô hình Mealy • Mô hình Moore • Ví dụ: Mạch đếm xung k=5
  14. Nội dung 1. Khái niệm chung 2. Phương pháp mô tả mạch tuần tự 3. Mạch tuần tự đồng bộ và không đồng bộ 4. Phần tử nhớ trong mạch tuần tự 5. Phân tích và thiết kế mạch tuần tự 6. Hiện tượng chu kỳ và chạy đua trong mạch không đồng bộ 7. Một số mạch tuần tự thông dụng
  15. Mạch tuần tự đồng bộ • Là mạch tuần tự mà sự chuyển trạng thái của mạch được điều khiển bởi một tín hiệu xung đồng bộ (xung đồng hồ Clock – Ck) được đưa tới các phần tử nhớ. • Khi tín hiệu vào thay đổi giá trị thì các tín hiệu trạng thái chỉ thay đổi giá trị khi và chỉ khi có xung Ck, và mạch chuyển sang trạng thái mới. • Tín hiệu vào phải biến đổi đồng bộ với xung Ck
  16. Mạch tuần tự không đồng bộ • Là mạch tuần tự mà hoạt động không cần sự điều khiển của tín hiệu xung đồng hồ Ck. • Tín hiệu xung không xuất hiện đồng thời trên nhiều đầu vào của mạch. • Phần tử nhớ chỉ đổi trạng thái khi có xung tín hiệu vào
  17. Bài tập • Hãy biểu diễn mạch tuần tự có đồ hình trạng thái hình a, thành dạng bảng chuyển đổi trạng thái /ra • Hãy biểu diễn mạch tuần tự có bảng chuyển đổi trạng thái /ra hình b, thành dạng đồ hình trạng thái
  18. Nội dung 1. Khái niệm chung 2. Phương pháp mô tả mạch tuần tự 3. Mạch tuần tự đồng bộ và không đồng bộ 4. Phần tử nhớ trong mạch tuần tự 5. Phân tích và thiết kế mạch tuần tự 6. Hiện tượng chu kỳ và chạy đua trong mạch không đồng bộ 7. Một số mạch tuần tự thông dụng
  19. 4.1 Định nghĩa • Định nghĩa: Trigơ là phần tử có khả năng lưu trữ (nhớ) một trong hai trạng thái 0 và 1. • Sơ đồ khối tổng quát của trigơ: • Cấu trúc: • 2 lối ra liên hợp là Q và Q. • một hoặc vài lối vào điều khiển (lối vào dữ liệu) • Các lối vào có thể gồm: • lối vào lập Pr (Preset) đặt Q về 1 • lối vào xoá Clr (CLEAR) đặt Q về 0 • lối vào đồng bộ Ck (CLOCK)
  20. 4.1 Định nghĩa Phân loại: • Theo đầu vào điều khiển: • Trigơ một lối vào như trigơ D, T • Trigơ 2 lối vào như trigơ RS, trigơ JK • Theo phương thức hoạt động: • Trigơ không đồng bộ • Trigơ đồng bộ, có hai loại: trigơ thường và trigơ chính – phụ (Master – Slave)
  21. 4.1 Định nghĩa Biểu diễn trigơ • Bảng giá trị: Q: giá trị đầu ra tại thời điểm t hiện tại Q’: giá trị đầu ra tại thời điểm t+1 đang chuyển biến đến • Phương trình đặc trưng: Q’ = f(tín hiệu dữ liệu, Q) • Đồ hình trạng thái: chỉ có 2 đỉnh Q=0, Q=1 • Sơ đồ mạch logic
  22. Trigơ RS (1) • Trigơ RS là loại có hai lối vào điều khiển S (SET), R (RESET). • Sơ đồ khối: S R Q Q’ • Bảng trạng thái: 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1
  23. Trigơ RS (2) • Sơ đồ nguyên lý • Đồ hình trạng thái • Đồ thị thời gian
  24. Trigơ RS đồng bộ Có thêm lối vào đồng bộ Ck Mod Ck S R Q’ hoạt động 0 x x Q Nhớ 1 0 0 Q Nhớ 1 0 1 0 xóa 1 1 0 1 Lập 1 1 1 x Cấm
  25. Trigơ JK (1) • Trigơ JK có hai lối vào điều khiển J, K. • Không còn tồn tại tổ hợp cấm bằng các đường hồi tiếp từ Q về chân R và từ Q về S Ưu điểm hơn trigơ RS. • Sơ đồ khối: • Bảng trạng thái: Bảng trạng thái rút gọn: J K Q’ 0 0 Q 0 1 0 1 0 1 1 1 Q
  26. Trigơ JK (2) • Đồ hình trạng thái • Sơ đồ mạch điện • Trigơ JK đồng bộ
  27. Trigơ D • Trigơ D là loại trigơ có một lối vào điều khiển D. • Biểu thức: = , mỗi khi xuất hiện xung nhịp C. • Sơ đồ khối: Bảng trạng thái • Sơ đồ nguyên lý Đồ thị dạng xung • Đồ hình trạng thái • Ứng dụng: thường dùng làm bộ ghi dịch dữ liệu hay bộ chốt dữ liệu
  28. Trigơ T • Trigơ T là loại trigơ có môt lối vào điều khiển T. • Biểu thức: Q = TQ + TQ = T⨁Q • Sơ đồ khối: Sơ đồ nguyên lý
  29. Trigơ Chính - Phụ (Master - Slave) • Do các loại trigơ đồng bộ trên đều hoạt động tại sườn dương hay sườn âm của xung nhịp nên khi làm việc ở tần số cao thì lối ra Q không đáp ứng kịp với sự thay đổi của xung nhịp, dẫn đến mạch hoạt động ở tình trạng không được tin cậy. • Lối ra của trigơ MS thay đổi tại sườn dương và sườn âm của xung nhịp, nên cấu trúc của nó gồm 2 trigơ giống nhau nhưng cực tính điều khiển của xung Clock thì ngược nhau để đảm bảo sao cho tại mỗi sườn của xung sẽ có một trigơ hoạt động.
  30. Lối vào không đồng bộ của trigơ
  31. Một số IC thông dụng
  32. Chuyển đổi giữa các loại Trigơ • Với 4 loại trigơ RS, JK, D, và T có 12 khả năng chuyển đổi sang nhau.
  33. Chuyển đổi giữa các loại Trigơ (2) • Bài toán: Xây dựng trigơ loại X từ loại Y cho trước Bài toán  Xây dựng mạch tổ hợp có các đầu vào X và Q, các lối ra Y biểu diễn bởi hàm Y= f(X,Q). • Các bước thực hiện: • Xác định hệ hàm Y= f(X,Q) theo bảng hàm kích • Tối thiểu hóa các hàm này và xây dựng các sơ đồ
  34. Chuyển đổi giữa các loại Trigơ (3) • Bảng hàm kích của các loại Trigơ
  35. Nội dung 1. Khái niệm chung 2. Phương pháp mô tả mạch tuần tự 3. Mạch tuần tự đồng bộ 4. Mạch tuần tự không đồng bộ 5. Phần tử nhớ trong mạch tuần tự 6. Phân tích và thiết kế mạch tuần tự 7. Hiện tượng chu kỳ và chạy đua trong mạch không đồng bộ 8. Một số mạch tuần tự thông dụng
  36. Phân tích mạch tuần tự - Lý thuyết
  37. Phân tích mạch tuần tự - Ví dụ (1) Phân tích mạch tuần tự có sơ đồ sau: • Bước 1: Sơ đồ mạch • Bước 2: Xác định đầu vào, đầu ra và số trạng thái trong của mạch.
  38. Phân tích mạch tuần tự - Ví dụ (2)
  39. Phân tích mạch tuần tự - Ví dụ (3) • Bước 4: Bảng chuyển đổi trạng thái • Bước 5: Đồ hình trạng thái • Bước 6: Phân tích chức năng của mạch
  40. Phân tích mạch tuần tự - Ví dụ (1) • Kết luận: Mạch có chức năng kiểm tra dãy tín hiệu vào X ở dạng chuỗi có độ dài bằng 3. nếu chuỗi tín hiệu vào có dạng 1 trong 4 dãy : 010, 011, 110, 111, mạch sẽ cho tín hiệu ra Z=1 tại thời điểm có xung nhịp thứ 3. Dạng xung ra của mạch
  41. Thiết kế mạch tuần tự - Lý thuyết
  42. Thiết kế mạch tuần tự đồng bộ • B1: Xác định bài toán, gán hàm gán bien, tìm mối quan hệ giưã hàm và biến • B2: Xấy dựng đồ hình trạng thái, bảng CĐTT / ra • B3: Tối thiểu hóa trạng thái • B4: Mã hoá trạng thái • B5: Xây dựng hệ phương trình hàm • B6: Xây dựng sơ đồ mạch
  43. Tối thiểu hóa trạng thái • ĐN: Là thay thế mạch tuần tự đó bằng một mạch khác có số trạng thái trong ít nhất có thể nhưng vẫn đảm bảo chức năng của mạch ban đầu. • 2 trạng thái Si và Sj tương đương  nếu lấy Si và Sj là 2 trạng thái ban đầu thì với cùng 1 tổ hợp tín hiệu vào bất kì, luôn có: 1. Tổ hợp tín hiệu ra giống nhau 2. 2 trạng thái sắp chuyển đến phải: hoặc giống nhau / hoặc tương đương nhau / hoặc thuộc 2 trạng thái đang xét tương đương. • Qui tắc Caldwell: Nếu thay 1 nhóm các trạng thái tương đương của 1 mạch = 1 trạng thái đại diện thì không làm thay đổi chức năng của mạch đó. Tối thiểu hóa trạng thái của mạch chính là xác định các nhóm trạng thái tương đương và thay thế 1 nhóm = 1 trạng thái đại diện tương ứng
  44. Tối thiểu hóa trạng thái • PP Caldwell: • Thay các hàng trạng thái tương đương = 1 hàng trạng thái đại diện. Thực hiện thay thế cho đến khi không tối thiếu được nữa. • PP phân hoạch: • Nhóm các trạng thái có tập các tổ hợp tín hiệu ra giống nhau • Trong từng nhóm: loại dần những trạng thái không có khả năng tương đương xác định được nhóm tương đương • Thay nhóm trạng thái tương đương bằng 1 trạng thái • PP bảng so sánh: • Mạch có L trạng thái thì bảng có L-1 hàng, L-1 cột bố trí dạng bảng tam giác bậc thang. Nội dung của bảng ghi ket quả xét tương đương của từng cặp 2 trạng thái của hàng và cột tương ứng.
  45. Tối thiểu hóa trạng thái • Tối thiểu hóa trạng thái của các mạch có bảng trạng thái ra như bên.
  46. Mã hóa trạng thái • số biên nhị phân để mã hóa trạng thái phụ thuộc số trạng thái trong của mạch (= số phần tử nhớ) • Mạch có N trạng thái cần n biến nhị phân, ≥
  47. Thiết kế mạch tuần tự - Ví dụ • Bài toán: Thiết kế mạch thực hien kiểm tra dãy tín hiệu vào ở dạng nhị phân có độ dài bằng 3 được đưa vào lien tiếp tren đầu vào X. Nếu dãy tín hiệu vào có dạng 010 hoặc 011 hoặc 110 hoặc 111, thì tín hiệu ra Z=1. Các trường hợp khác Z=0. • Bài toán: Thiết kế mach tuần tự đồng bộ có 1 đầu vào x đưa chuỗi xung vào đồng bộ với xung Ck, 1 đầu vào xung Ck, 1 đầu ra y. Biet, tín hiệu ra y=1  chuỗi xung vào liên tiếp là 0000 • Bài toán: Thiết kế mạch đieu khien cấp đien cho máy bơm nước.
  48. Một số mạch tuần tự thông dụng • Bộ đếm • Bộ ghi dịch •
  49. Bộ đếm • Bộ đếm là mạch tuần tự tuần hoàn có một lối vào đếm và một hay nhieu lối ra, mạch có số trạng thái trong bằng chính hệ số đếm (Md) • Dưới tác dụng của tín hiệu vào đếm, mạch sẽ chuyển từ trạng thái trong này đến một trạng thái trong khác theo một thứ tự nhất định. Cứ sau Md tín hiệu vào đếm mạch lại trở về trạng thái xuất phát ban đầu. • Ứng dụng: đếm thời gian, chia tần số, điều khiển mạch khác Bộ đếm được dùng rất nhiều trong các dụng cụ đo lường chỉ thị số, các máy tính điện tử. • Đồ hình trạng thái tổng quát
  50. Phân loại bộ đếm
  51. Bộ đếm nhị phân đồng bộ • VD: thiết kế bộ đếm nhị phân đồng bộ có Mđ=4, mã nhị phân • Dùng trigo JK • Dùng trigo T • VD: thiết kế bộ đếm nhị phân thuận đồng bộ có Mđ= 8, mã Gray
  52. Bộ đếm đồng bộ Tổng hợp bộ đếm • B1: Xây dựng đồ hình trạng thái • B2: Mã hóa trạng thái • B3: Xây dựng hàm kích: thường chọn trigo JK hoặc T • B4: Sơ đồ mạch
  53. Bộ đếm có hệ số đếm bất kỳ • Thiết kế bộ đếm đồng bộ có Mđ=5, dùng trigo T
  54. Bộ đếm không đồng bộ • Tổng hợp bộ đếm: • B1: Xây dựng đồ hình trạng thái • B2: Mã hóa trạng thái • B3: Xác định tín hiệu vào Ck • B4: Xây dựng hàm kích • B5: Sơ đồ mạch
  55. Bộ đếm nhị phân không đồng bộ • Chỉ dùng trigo T hoặc JK • Đầu ra trigo trước nối tới đầu vào Clock của trigo kế sau nó • Đếm tiến thì lấy ở đầu ra Q. Đếm lùi thì lấy ở đầu ra • Tín hiệu vào Xđ luôn được đưa tới đầu vào Clock của trigo có trọng số nhỏ nhất
  56. • Sơ đồ này là bộ đếm nhị phân với Mđ = ? Đồng bộ hay không đồng bộ? Đếm tiến hay lùi? • Vẽ sơ đồ mạch bộ đếm nhị phân 3 bit không đồng bộ đếm lùi (Mđ=8)
  57. Một số IC đếm
  58. Bộ ghi dịch • Có khả năng ghi (nhớ) số liệu và dịch thông tin (sang phải hoặc sang trái). • Được cấu tạo từ một dãy phần tử nhớ được mắc liên tiếp với nhau và một số các cổng logic cơ bản hỗ trợ. • Muốn ghi và truyền một từ nhị phân n bit cần n phần tử nhớ (n trigger)
  59. Phân loại
  60. Ứng dụng của bộ ghi dịch • Nhớ dữ liệu • Chuyển dữ liệu từ song song thành nối tiếp và ngược lại. • Để thiết kế bộ đếm • Tạo dãy tín hiệu nhị phân tuần hoàn • Bộ ghi dịch 4 bit dịch phải