Bài giảng Mạch điện tử số

Nội dung text: Bài giảng Mạch điện tử số

1. B môn K thu t Máy tính Khoa Công ngh Thông tin MCH IN T S AohiamihtiuB - 2010
2. a ch liên h •Vn phòng: –B môn K thu t máy tính – Khoa Công ngh thông tin – P401 – Nhà làm vi c 5 tng – T : 0280 – 6255047 • Gi ng viên: Bùi th Mai Hoa • Mobile: 09 444 666 52 • Email: hoamb1972@gmail.com
3. Mc ích môn hc • Cung cp các ki n th c c bn v: –Cu to – Nguyên lý ho t ng – ng dng ca các mch s • Trang b nguyên lý – Phân tích – Thi t k các mch s c bn •To c s cho ti p thu các ki n th c chuyên ngành
4. Tài li u tham kh o • Nguy n gia Hi u, K thu t s , Nhà xu t b n th ng kê, 2006 • Nguy n Thúy Vân, K thu t s , Nhà xu t b n Khoa h c k thu t • Đặng Văn Chuy ết, Mch in t s, Đại học BKHN • A.D. Friedman : Logic Design of digital systems • T.R. Blakeslee : Digital Design with standard MSI&LSI • S.H Caldwell : Switching circuits and Logical Design • Nigel P. Cook - Introductory Digital Electronics - Prentice Hall, 1998 • Tocci & Widmer - Digital Systems - Principles and Applications - Prentice Hall, 1998 • . . .
5. Th i lưng môn hc •Tng th i lưng: 36 ti t – Lý thuy t: 24 ti t, ti gi ng ưng – Th o lu n bài tp: 12 ti t. – Mô ph ng mt s mch in t s s dng ph n mm Electronics Workbench (Không có báo cáo bài tp => 0 im.)
6. Ni dung ca môn hc • Ch ư ng 0. Gi i thi u v in t s • Ch ư ng 1. C s s hc • Ch ư ng 2. C s logic • Ch ư ng 3. Mch t hp • Ch ư ng 4. Mch dãy
7. Mch in t s Ch ư ng 0 GI I THI U V N T S (Ph
   n tham kh o)
8. Gi i thi u v in t s in t s
9. Gi i thi u v in t s (ti p) •H th ng in t, thi t b in t Các Các Các thi t b, linh ki n mch h th ng in, in t in t in t (component) (circuit) (equipment, system)
10. Gi i thi u v in t s (ti p) •S và tư ng t: – Trong khoa hc, công ngh hay cu c sng i th ưng, ta th ưng xuyên ph i ti p xúc vi s lưng –S lưng có th o, qu n lý, ghi chép, tính toán nh m giúp cho các x lý, ưc oán ph c tp hn – Có 2 cách bi u di n s lưng: •Dng tư ng t (Analog) •Dng s (Digital) –Dng tư ng t: • VD: Nhi t , tc , in th ca u ra micro • Là dng bi u di n vi s bi n i liên tc ca các giá tr (continuous) –Dng s: • VD: Th i gian hi n trên ng h in t • Là dng bi u di n trong ó các giá tr thay i tng nc ri rc (discrete)
11. Gi i thi u v in t s (ti p) •H th ng s và tư ng t: –H th ng s (Digital system) • Là t hp các thi t b ưc thi t k x lý các thông tin logic ho c các s lưng vt lý dưi dng s • VD: Máy vi tính, máy tính, các thi t b hình nh âm thanh s, h th ng in tho i • ng dng: lnh vc in t, c khí, t –H th ng tư ng t (Analog system) • Ch a các thi t b cho phép x lý các s lưng vt lý dng tư ng t • VD: H th ng âm-ly, ghi bng t
12. Gi i thi u v in t s (ti p) • Công ngh s - ưu, nh ưc im so vi tư ng t Dùng công ngh s th c hi n các thao tác ca gi i pháp tư ng t – Ưu im ca công ngh s: • Các h th ng s d thi t k hn: – Không cn giá tr chính xác U, I, ch cn kho ng cách mc cao th p •Lưu tr thông tin d – Có các mch ch t có th gi thông tin lâu tùy ý • chính xác cao hn – Vi c nâng t chính xác 3 ch s lên 4 ch s n gi n ch cn lp thêm mch – h tư ng t, lp thêm mch s nh hưng U, I và thêm nhi u • Các x lý có th lp trình ưc • Ít b nh hưng bi nhi u • Có th ch to nhi u mch s trong các chip
13. Gi i thi u v in t s (ti p) • Công ngh s - ưu, nh ưc im so vi tư ng t –Hn ch : Th gi i th c ch yu là tư ng t • Các s lưng vt lý trong th c t, t nhiên ch yu là dng tư ng t. • VD: nhi t , áp su t, v trí, vn tc, rn, tc dòng ch y Chuy n i các u vào Chuy n i th c t X lý các u ra s dng thông tin v dng tư ng t S tư ng t thành th c t dng s
14. Gi i thi u v in t s (ti p) Kt hp ca công ngh s và tư ng t!
15. Ch ư ng 1: C s s hc • 1.1 Bi ểu di ễn thông tin trong máy tính • 1.2. Các h ệ th ống s ố dùng trong máy tính • 1.3 Mô t ả các s ố trong máy tính • 1.4 Th ực hi ện các phép tính s ố học trong máy tính
16. 1.1 Bi u di n thông tin trong MT • 1.1.1 Mã hóa ký t ự - Mã ASCII (American Standart Code for Information Interchange) - Mã EBCDIC ( Extended Binary Coded Decimal Interchange Code) - Mã Baudot -> Nh ận xét • 1.1.2 Mã hóa s ố - Mã nh ị phân - Mã nh ị th ập phân (BCD code) - Mã Gray ->Nh ận xét
17. 1.2 Các h th ng s dùng trong Mt • Các h 10, 2, 8, 16 (tên, c s, tp ký hi u, giá tr s) •S hc nh phân -> s hc vi các h m ->nh n xét • Chuy n i gi a các h
18. 1.3 Mô t ả các s ố trong máy tính • Mô t du • Mô t giá tr -S du ch m c nh -S du ch m ng -> Chú ý • Mã hóa s có du: Mã thu n, mã bù, mã ng ưc
19. Mã hóa s có du S dư ng mã thu n, mã ng ưc, mã bù nh ư nhau +0.11001
    0.11001 S âm: -0.10111 • Mã thu n: 1.10111 • Mã ng ưc: 1.01000 • Mãbù : 1.01001
20. 1.4 Th ực hi ện các phép tính s ố học • Phép cng/ tr : th c hi n dưi dng mã ng ưc hay mã bù +0.11001
    0.11001
    0.11001
    0.11001 -0.10111
    1.10111
    1.01000
    1.01001 +0.00010 10.10000 10.00001 10.00010 1 0.00010 • Phép nhân/ chia: th c hi n dưi dng mã thu n s1s2s Xác nh bít du 00 0 Xác nh giá tr : tư ng t nh ư h 10 01 1 ->Nh n xét 10 1 ->Bài tp 11 0
21. Mch in t s Ch ư ng LOGIC
22. Ni dung ch ư ng 2 2.1. Gi i thi u 2.2. i s Boole (i s logic) 2.2. Bi u di n các hàm logic dưi dng chính quy 2.3. Ti thi u hóa các hàm logic
23. 2.1. Gi i thi u •Mch logic (mch s) ho t ng da trên ch nh phân: – in th u vào, u vào ho c bng 0, ho c bng 1 –Vi 0 hay 1 tưng tr ưng cho các kho ng in th ưc nh ngh a sn – VD: 0 → 0.8V : 0 2.5 → 5V : 1
    Chú ý
24. Gi i thi u (ti p) • i s Boole (i s logic): – Do George Boole sáng lp vào th k 19 – Các hng, bi n và hàm ch nh n 1 trong 2 giá tr : 0 và 1 – Là công c toán hc khá n gi n cho phép mô t mi liên h gi a các u ra ca mch logic vi các u vào ca nó dưi dng bi u th c logic – Là c s lý thuy t, là công c cho phép nghiên cu, mô t, phân tích, thi t k và xây dng các h th ng s, h th ng logic, mch s ngày nay.
25. Gi i thi u (ti p) • Các ph n t logic c bn: – Còn gi là các cng logic, mch logic c bn là các ph n t th c hi n các phép tính logic c bn – Là các kh i c bn cu thành nên các mch logic và h th ng s khác
26. Gi i thi u (ti p) •Mc tiêu ca ch ư ng: sinh viên có th – Tìm hi u v i s Boole – Các ph n t logic c bn – Dùng i s Boole mô t và phân tích cách cu thành các mch logic ph c tp t các ph n t logic c bn
27. Ni dung ch ư ng 2 2.1. Gi i thi u 2.2. i s Boole 2.2. Bi u di n các hàm logic dưi dng chính quy 2.3. Ti thi u hóa các hàm logic
28. 1. Các nh ngh a • Bi n logic : là 1 i lưng có th bi u di n bng 1 ký hi u nào ó, v mt giá tr ch ly giá tr 0 ho c 1. • Hàm logic : là bi u di n ca nhóm các bi n logic, liên h vi nhau thông qua các phép toán logic, v mt giá tr cng ly giá tr 0 ho c 1. • Phép toán logic : có 3 phép toán logic c bn: – Phép Và - "AND" – Phép Ho c - "OR" – Phép o - "NOT"
29. Các nh ngh a (ti p) • Các giá tr 0, 1 không tưng tr ưng cho các con s th c mà tưng tr ưng cho tr ng thái giá tr in th hay còn gi là mc logic (logic level) •Mt s cách gi khác ca 2 mc logic: Mc logic 0 Mc logic 1 Sai (False) úng (True) Tt (Off) Bt (On) Th p (Low) Cao (High) Không (No) Có (Yes) Ng t (Open switch) óng (Closed switch)
30. 2. Bi u di n bi n và hàm logic • Dùng bi u Venn ( Ơle): –Mi bi n logic chia không gian thành 2 không gian con. – Không gian con th nh t, bi n nh n giá tr úng (=1), không gian con th còn li, bi n nh n giá tr sai (=0). – VD : F = A AND B
31. Bi u di n bi n và hàm logic (ti p) • Dùng bi u th c i s: – Ký hi u phép Và – AND: . – Ký hi u phép Ho c – OR: + – Ký hi u phép o – NOT:  – VD : F = A AND B hay F = A.B
32. Bi u di n bi n và hàm logic (ti p) • Dùng bng th t: – Dùng mô t s ph thu c u ra vào các mc in th u vào ca các mch logic –Bng th t bi u di n 1 hàm logic n bi n có: • (n+1) ct: – n ct u tư ng ng vi n bi n – ct còn li tư ng ng vi giá tr ca hàm • 1+2 n hàng: - hàng tên bi n và tên hàm – tư ng ng vi 2n giá tr ca t hp bi n
33. Bi u di n bi n và hàm logic (ti p) • Dùng bi u th i gian: – Là th bi u di n s bi n i theo th i gian ca bi n và hàm logic – VD: vi F = A . B
34. 3. Các phép toán logic c bn
35. 4. Tính ch t ca ph ép to án logic c bn • Tn ti ph n t trung tính duy nh t trong phép toán AND và OR –Ca phép AND là 1: A . 1 = A –Ca phép OR là 0: A + 0 = A • Tính ch t giao hoán A.B = B.A A + B = B + A • Tính ch t kt hp (A.B).C = A.(B.C) = A.B.C (A + B) + C = A + (B + C) = A + B + C
36. Các tính ch t (ti p) • Tính ch t phân ph i (A + B).C = A.C + B.C (A.B) + C = (A + C).(B + C) • Tính ch t không s m, không h s A.A.A. .A = A A+A+A+ +A = A • Phép bù A = A A + A =1 A. A = 0
37. 5. nh lý DeMorgan • Ph nh ca mt “tng” bng “tích” các ph nh thành ph n (a + b) = a.b • Ph nh ca mt “tích” bng “tng” các ph nh thành ph n (a.b)= a + b •Tng quát: f (., +,a1,a2 , , an ) = f (+,., a1,a2 , , an )
38. 6.H qu
39. 6. Nguyên lý i ng u • i ng u: + i ng u vi . 0 i ng u vi 1 • Ví d: (A + B).C = A.C + B.C ⇔ (A.B) + C = (A + C).(B + C)
40. Ni dung ch ư ng 2 2.1. Gi i thi u 2.2. i s Boole 2.2. Bi u di n các hàm logic dưi dng chính quy 2.3. Ti thi u hóa các hàm logic
41. 2.2. Bi u di n các hàm logic dưi dng chính quy
42. 1. Tuy n chính quy (ph ần tham kh ảo) • nh lý Shannon : mt hàm logic bt k có th ưc tri n khai theo 1 trong các bi n dưi dng tng ca 2 tích logic nh ư sau: F(A1, A2 , , An ) = A1.F ,1( A2 , , An ) + A1.F ,0( A2 , , An ) • Ví d: F (A, B) = A.F ,1( B) + A.F ,0( B) = A.[ B.F )1,1( +(B. 1F , 0+ )]A.[ B.F )1,0( +(B.F 0 , 0 )] = AB .F )1,1( + AB.F )0,1( + AB.F )1,0( + AB.F )0,0( •Mt hàm logic bt k u có th chuy n v dng tuy n chính quy nh áp dng nh lý Shannon cho dng tuy n
43. Áp dng nhanh nh lý Shannon
44. 2. Hi chính quy (ph ần tham kh ảo) • nh lý Shannon : mt hàm logic bt k có th ưc tri n khai theo 1 trong các bi n dưi dng tích ca 2 tng logic nh ư sau: F(A1, A2 , , An ) = [A1 + F ,0( A2 , , An )].[ A1 + F ,1( A2 , , An )] • Ví d: F(A, B) = [A + F ,0( B)].[ A + F ,1( B)] = (A + [B + F 0,0( )].[ B + F 1,0( )]).( A + [B + F 0,1( )].[ B + F 1,1( )]) = [A + B + F 0,0( )].[ A + B + F 1,0( )].[ A + B + F 0,1( )].[ A + B(+ 1F , 1 ]) •Mt hàm logic bt k u có th chuy n v dng hi chính quy nh áp dng nh lý Shannon cho dng hi
45. Áp dng nhanh nh lý Shannon
46. 3. Bi u di n hàm logic dưi dng s n Khái ni m minterm mi n Khái ni m Maxterm Mi Dng chính tc ca hàm logic
47. Dng tng chu n (tuy n chính quy) Dng tng chu n ca hàm logic: là tng các s hng vi mi s hng là tích ca mt minterm min và giá tr riêng ca hàm fi tư ng ng vi t hp bi n th i. 2n −1 n f = ∑ mi ∗ fi Nh ư vy: i=0 • - Giá tr riêng fi= 1, s hng thu gn li ch còn các min • - Giá tr riêng fi = 0, tích bng 0 và s hng này bi n mt trong bi u th c ca tng chu n.
48. Dng tng chu n (tuy n chính quy) • Thí d: Cho hàm 3 bi n A,B,C xác nh bi bng s th t: • Ta có dng tng chu n ca hàm nh ư sau:
49. Tng chu n (ti p) •
    Nh n xét: S s hng ca hàm bng s giá tr hàm bng 1 trên bng s th t. • ( Mỗi số hạng trong tổng chu ẩn là tích của tất cả các bi ến tươ ng ứng với tổ hợp mà hàm có tr ị riêng bằng 1, bi ến được gi ữ nguyên khi có giá tr ị 1 và được đảo nếu giá tr ị của nó = 0)
50. Dng tích chu n (hi chính quy) Dng tích chu n ca hàm logic: là tích các s hng vi mi s hng là tng ca mt Maxterm và giá tr riêng ca hàm fi tư ng ng vi t hp bi n th i. 2n −1 n f = ∏ (m i + fi ) Nh ư vy: i=0 • - Giá tr riêng fi= 0, s hng thu gn li ch còn các Max • - Giá tr riêng fi = 1, tng bng 1 và s hng này bi n mt trong bi u th c ca tích chu n. • Thí d: Cho hàm 3 bi n A,B,C xác nh bi bng s th t nh ư trên, ta có dng tích chu n ca hàm nh ư sau: •
    S s hng ca hàm bng s giá tr hàm bng 0 trên bng s th t. (Bi ểu th ức tích chu ẩn gồm các th ừa số, mỗi th ừa số là tổng các bi ến tươ ng ứng với tổ hợp có giá tr ị riêng =0, một bi ến gi ữ nguyên nếu nó có giá tr ị 0 và được đảo nếu có giá tr ị 1)
51. Ký hi u dng s : • n gi n cách vi t ng ưi ta có th di n t mt hàm Tng chu n hay Tích chu n bi tp hp các s dưi du tng () hay tích (). Mi t hp bi n ưc thay bi mt s th p phân i tư ng ư ng vi tr nh phân ca chúng. Khi s dng cách vi t này tr ng lưng các bi n ph i ưc ch rõ. • Thí d : Cho hàm Z xác nh nh ư trên, tư ng ng vi dng chu n th nh t, hàm này ly giá tr ca các hàng i=1, 2, 3, 5, 7, ta vi t Z=f(A,B,C) = (1,2,3,5,7). •Tư ng t,n u dùng dng chu n th hai ta có th vi t Z =f(A,B,C)= (0,4,6).
    Chuy n i gi a 2 dng
52. Ni dung ch ư ng 2 2.1. Gi i thi u 2.2. i s Boole 2.2. Bi u di n các hàm logic dưi dng chính quy 2.3. Ti thi u hóa các hàm logic
53. 2.3. Ti thi u hóa các hàm logic •Mt hàm logic ưc gi là ti thi u hoá nu nh ư nó có s lưng s hng ít nh t và s lưng bi n ít nh t. •Mc ích ca vi c ti thi u hoá: Mi hàm logic có th ưc bi u di n bng các bi u th c logic khác nhau. Mi 1 bi u th c logic có mt mch th c hi n tư ng ng vi nó. Bi u th c logic càng n gi n thì mch th c hi n càng n gi n. • Có ba ph ư ng pháp ti thi u hoá hàm logic: – Ph ư ng pháp i s – Ph ư ng pháp bìa Các-nô – Ph ư ng pháp Quine MC.Cluskey
54. 1. Ph ư ng pháp i s
55. Ph ư ng pháp nhóm s hng
56. Thêm s hng ã có vào bi u th c
57. Lo i b s hng th a • Trong ví d sau, AC là s hng th a: Tối thi ểu hóa?
58. Bài tp áp dng • VD1: Ti thi u hóa các hàm sau bng ph ư ng pháp i s: a. F(A, B,C, D) = (A + BC ) + A.( B + C)( AD + C) F(A, B,C, D) = (A + B + C)( A + B + C)( A + B + C)( A + B + C) b.
59. 2. Ph ư ng pháp bìa Các-nô • Quy tc lp bìa Các-nô: - 2 ô li n k nhau ch sai khác nhau 1 giá tr ca 1 bi n (tư ng ng vi t hp bi n khác nhau 1 giá tr ) - Bìa Các-nô có tính không gian - Ma tr n 2n ô
    Chú ý
60. Bìa Các-nô cho hàm 2, 3, 4 bi n
61. Quy tc nh óm (dng tuy n chính quy) • Nhóm các ô li n k mà giá tr ca hàm cùng bng 1 và – (nu có) li vi nhau sao cho: –S lưng các ô trong nhóm là ln nh t có th ưc, – ng th i s lưng ô trong nhóm ph i là ly th a ca 2, – Và hình dng ca nhóm ph i là hình ch nh t ho c hình vuông (Nhóm có 2n ô ⇒ lo i b ưc n bi n) • Các nhóm ưc ch n bao ph ht các ô có giá tr bng 1 • Các nhóm ưc ch n ph i ch a ít nh t 1 ô 1 không thu c nhóm nào khác. •S lưng nhóm ph i là ít nh t và chính bng s lưng s hng sau khi ã ti thi u hóa (mi nhóm tư ng ng vi 1 s hng) • Bi n nào nh n ưc giá tr ng ưc nhau trong nhóm thì s b lo i
    Nh n xét
62. Ví d F (A, B,C) = ABC + ABC + ABC + ABC + ABC + AB C F (A, B,C) = A + BC + BC
63. Tr ưng hp c bi t •Nu giá tr hàm không xác nh ti mt vài t hp bi n nào ó: – Kí hi u các ô không xác nh bng du – – Nhóm các ô – vi các ô 1 – Không nh t thi t ph i nhóm ht các ô – – Bài tp áp dng F(A, B,C, D) = BC + BC
64. Quy tc nhóm (dng hi chính quy) • Áp dụng tính đối ng ẫu • Ví dụ • Nh ận xét
65. Mch in t s Ch ư ng 3 Mch t hp
66. Ni dung ch ư ng 3 • Khái ni m • Các ph n t logic c bn • Phân tích mch t hp •Tng hp mch t hp
    Mt s ví d ng dng
67. 3.1 Khái ni m • Khái ni m –H t hp là h mà tín hi u ra ch ph thu c vào tín hi u vào ti th i im hi n ti –H t hp còn ưc gi là h không có nh • Mô hình chung – Tín hi u vào (n tín hi u – Tín hi u ra (m tín hi u) –Mch xây dng t các ph n t logic c bn và có ch c nng th c hi n các hàm logic • Mô t ho t ng ca mch
68. 3.2 Các ph n t logic c bn – Khái ni m – Ph n t NOT, AND, OR – Ph n t XOR, NAND, NOR – Các mch tích hp s
69. 3.1.1 Khái ni m • Có 3 phép toán logic c bn: – VÀ (AND) – HO C (OR) – O (NOT) • Ph n t logic c bn (mch logic c bn, cng logic) th c hi n phép toán logic c bn: –Cng VÀ (AND gate) –Cng HO C (OR gate) –Cng O (NOT inverter) • Các mch s c bi t khác: các cng NAND, NOR, XOR, XNOR
70. 1. Cng VÀ (AND gate) • Ch c nng: – Th c hi n phép toán logic VÀ (AND) – u ra ch bng 1 khi tt c các u vào bng 1 •Cng VÀ 2 u vào: – Ký hi u: A B out 0 0 0 0 1 0 –Bng th t: 1 0 0 – Bi u th c: out = A . B 1 1 1
71. 2. Cng HO C (OR gate) • Ch c nng: – Th c hi n phép toán logic HO C (OR) – u ra ch bng 0 khi tt c các u vào bng 0 •Cng HO C 2 u vào: – Ký hi u: A B out 0 0 0 0 1 1 –Bng th t: 1 0 1 – Bi u th c: out = A + B 1 1 1
72. 3. Cng O (NOT inverter) • Ch c nng: – Th c hi n phép toánO (NOT) •Cng O ch có 1 u vào: – Ký hi u: A out –Bng th t: 0 1 – Bi u th c: out = A 1 0
73. 4. Cng VÀO (NAND gate) • Ch c nng: – Th c hi n phépO ca phép toán logic VÀ – u ra ch bng 0 khi tt c các u vào bng 1 •Cng VÀO 2 u vào: – Ký hi u: A B out 0 0 1 0 1 1 –Bng th t: 1 0 1 – Bi u th c: out = A . B 1 1 0
74. 5. Cng HO C O (NOR gate) • Ch c nng: – Th c hi n phépO ca phép toán logic HO C – u ra ch bng 1 khi tt c các u vào bng 0 •Cng HO C O 2 u vào: – Ký hi u: A B out 0 0 1 0 1 0 –Bng th t: 1 0 0 – Bi u th c: out = A + B 1 1 0
75. 6. Cng XOR (XOR gate) • Ch c nng: – Exclusive-OR – Th c hi n bi u th c logic HO C CÓ LO I TR (phép toán XOR - hay còn là phép cng module 2) – u ra ch bng 0 khi tt c các u vào gi ng nhau •Cng XOR 2 u vào: – Ký hi u: A B out 0 0 0 0 1 1 –Bng th t: 1 0 1 out = A ⊕ B = A.B + A.B – Bi u th c: 1 1 0
76. 7. Cng XNOR (XNOR gate) • Ch c nng: – Exclusive-NOR – Th c hi n phépO ca phép toán XOR – u ra ch bng 1 khi tt c các u vào gi ng nhau •Cng XNOR 2 u vào: – Ký hi u: A B out 0 0 1 0 1 0 –Bng th t: 1 0 0 – Bi u th c: out = A ⊕ B = A.B + A.B 1 1 1
77. 8. Bài tp • Cho các bi u th i gian sau, hãy cho bi t tng bi u th i gian bi u di n ho t ng ca cng nào? •E0 (E A, E B) = ?
78. Bài tp (ti p) •E0 (E A, E B) = ?
79. 3.2.2 Th c hi n ph n t AND, OR (ph n tham kh o) • Diode: – Kí hi u: – Ch c nng: cho dòng in i qua theo 1 chi u t A n K – Ho t ng: •Nu UA > U K thì IAK > 0, Diode làm vi c ch Thông •Nu UA UK thì IAK = 0, Diode làm vi c ch Tt
80. Ph n t AND 2 u vào dùng Diode • Xét mch hình bên. • Gi s ly TTL làm chu n cho ho t ng ca mch. •Ln lưt t in áp 0V và 5V vào 2 u vào A và B, sau ó o in áp ti u ra S, ta có: S = A.B
81. Ph n t OR 2 u vào dùng Diode • Xét mch hình bên. • Gi s ly TTL làm chu n cho ho t ng ca mch. •Ln lưt t in áp 0V và 5V vào 2 u vào A và B, sau ó o in áp ti u ra S, ta có: S = A+B
82. 3.2.3. Th c hi n ph n t NOT (Ph n tham kh o) • Transistor lưng cc: – Có 2 lo i: NPN và PNP – Transistor có 3 cc: • B: Base – cc gc • C: Collector – cc góp • E: Emitter – cc phát – Ch c nng: Dùng khu ch i (thông) dòng IC bng vi c iu khi n dòng IB – Ho t ng: •IB = 0, Transistor làm vi c ch không khu ch i (tt), I C = 0 •IB > 0, Transistor làm vi c ch khu ch i (thông), I C = β.IB, trong ó β là h s khu ch i.
83. Ph n t NOT dùng Transistor • Xét mch hình sau. • Gi s ly TTL làm chu n cho ho t ng ca mch. •Ln lưt t in áp 0V và 5V vào u vào A và ch n Rb nh sao cho Transistor thông bão hòa, sau ó o in áp ti u ra S, ta có: S = A
84. Các mch tích hp s • Các ph n t logic ưc cu thành t các linh ki n in t • Các linh ki n in t này khi kt hp vi nhau th ưng dng các mch tích hp hay còn gi là IC (Integrated Circuit). •Mch tích hp hay còn gi là IC, chip, vi mch, bo có c im: – Ưu im: mt linh ki n, làm gi m th tích, gi m tr ng lưng và kích th ưc mch. – Nh ưc im: hng mt linh ki n thì hng c mch. • Có 2 lo i mch tích hp: –Mch tích hp tư ng t: làm vi c vi các tín hi u tư ng t –Mch tích hp s: làm vi c vi các tín hi u s
85. Phân lo i mch tích hp s • Theo mt linh ki n: – Tính theo s lưng cng (gate). •Mt cng có kho ng 2÷10 transistor • VD: cng NAND 2 u vào có cu to t 4 transistor – Có các lo i sau: • SSI - Small Scale Integration: các vi mch có mt tích hp c nh : 10 6 cng/chip
86. Phân lo i mch tích hp s (ti p) • Theo bn ch t linh ki n ưc s dng: – IC s dng Transistor lưng cc: • RTL Resistor Transistor Logic ( u vào mc in tr , u ra là Transistor) • DTL Diode Transistor Logic ( u vào mc Diode, u ra là Transistor) • TTL Transistor Transistor Logic ( u vào mc Transistor, u ra là Transistor) • ECL Emitter Coupled Logic (Transistor ghép nhi u cc emitter) – IC s dng Transistor tr ưng - FET (Field Effect Transistor) • MOS Metal Oxide Semiconductor • CMOS Complementary MOS
87. c tính in ca IC •Di in áp quy nh mc logic • VD: vi chu n TTL ta có: 5V 5V 2V 3,5 V Dải điện áp Dải điện áp không xác định không xác định 0.8 V 0,5 V 0V 0V Vào Ra
88. c tính in ca IC (tham kh o) • Th i gian truy n: tín hi u truy n t u vào ti u ra ca mch tích hp ph i mt mt kho ng th i gian nào ó. Th i gian ó ưc ánh giá qua 2 thông s: – Th i gian tr : là th i gian tr thông tin ca u ra so vi u vào – Th i gian chuy n bi n: là th i gian cn thi t chuy n bi n t mc 0 lên mc 1 và ng ưc li. – Th i gian chuy n bi n t 0 n 1 còn gi là th i gian thi t lp sưn dư ng – Th i gian chuy n bi n t 1 n 0 còn gi là th i gian thi t lp sưn âm – Trong lý thuy t: th i gian chuy n bi n bng 0 – Trong th c t, th i gian chuy n bi n ưc o bng th i gian chuy n bi n t 10% n 90% giá tr biên cc i.
89. c tính in ca IC (tham kh o) • Công su t tiêu th ch ng: – Ch ng là ch làm vi c có tín hi u – Là công su t tn hao trên các ph n t trong vi mch, nên cn càng nh càng tt. – Công su t tiêu th ch ng ph thu c •Tn s làm vi c. • Công ngh ch to: công ngh CMOS có công su t tiêu th th p nh t.
90. c tính c ca IC (tham kh o) • Là c tính ca kt cu v bc bên ngoài. • Có 2 lo i thông dng: –V tròn bng kim lo i, s chân < 10 –V dt bng gm, ch t do, có 3 lo i • IC mt hàng chân SIP (Single Inline Package) hay SIPP (Single In-line Pin Package) • IC có 2 hàng chân DIP (Dual Inline Package) • IC chân dng lưi PGA (Pin Grid Array): v vuông, chân xung quanh
91. c tính c ca IC (ti p) •Mt s dng IC:
92. c tính nhi t ca IC (tham kh o) •Mi mt lo i IC ưc ch to s dng mt iu ki n môi tr ưng khác nhau tùy theo mc ích s dng nó. – IC dùng trong công nghi p: 0°C÷70°C – IC dùng trong quân s: -55°C ÷125°C
93. VD: Ph n t AND dùng IC
94. VD: Ph n t AND dùng IC (ti p)
95. VD: Ph n t OR dùng IC
96. VD: Ph n t NAND dùng IC
97. VD: Ph n t NOR dùng IC
98. VD: Ph n t XOR và XNOR dùng IC
99. Các ph n t logic c bn • AND: 74LS08 • OR: 74LS32 • NOT: 74LS04/05 • NAND: 74LS00 • NOR: 74LS02 • XOR: 74LS136 • NXOR: 74LS266
100. Bài tp áp dng • Bi u di n các ph n t logic hai u vào AND, OR và ph n t logic mt u vào NOT ch dùng ph n t NAND. • Bi u di n các ph n t logic hai u vào AND, OR và ph n t logic mt u vào NOT ch dùng ph n t NOR.
101. 3.3 Phân tích mch t hp 4.1. Khái ni m 4.2. Các bưc phân tích mch 4.3. Ví d - Phân tích mch dùng EWB