›
›

Bài giảng Kỹ thuật Vi xử lý - Chương 4 - Hồ Viết Việt

pdf 102 trang ngocly 2780
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Kỹ thuật Vi xử lý - Chương 4 - Hồ Viết Việt", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pdfbai_giang_ky_thuat_vi_xu_ly_chuong_4_ho_viet_viet.pdf

Nội dung text: Bài giảng Kỹ thuật Vi xử lý - Chương 4 - Hồ Viết Việt

  1. KKỹỹ thuthuậậtt ViVi xxửử lýlý ĐĐiiệệnn ttửử ViViễễnn thôngthông ĐạĐạii hhọọcc BáchBách khoakhoa ĐĐàà NNẵẵngng
  2. ChChươươngng 44 4.14.1 PhânPhân loloạạii bbộộ nhnhớớ bánbán ddẫẫnn 4.24.2 HoHoạạtt độđộngng ccủủaa cáccác chipchip EPROMEPROM 4.34.3 HoHoạạtt độđộngng ccủủaa cáccác chipchip SRAMSRAM 4.44.4 BusBus hhệệ ththốốngng ccủủaa hhệệ vivi xxửử lýlý 80888088 4.54.5 BàiBài toántoán thithiếếtt kkếế bbộộ nhnhớớ
  3. MMụụcc tiêutiêu vàvà bibiệệnn pháppháp thithiếếtt kkếế „ GhépGhép nnốốii cáccác chipchip nhnhớớ EPROMEPROM vàvà SRAMSRAM vvớớii BusBus hhệệ ththốốngng saosao chocho khôngkhông xxảảyy rara xungxung độđộtt:: CácCác chipchip nhnhớớ bbịị ccấấmm khikhi vivi xxửử lýlý truytruy ccậậpp cáccác ccổổngng I/OI/O ChChỉỉ cócó mmộộtt chipchip nhnhớớ hohoạạtt độđộngng khikhi vivi xxửử lýlý truytruy ccậậpp bbộộ nhnhớớ „ ThThựựcc hihiệệnn mmộộtt mmạạchch gigiảảii mãmã địđịaa chchỉỉ bbộộ nhnhớớ dùngdùng cáccác chipchip gigiảảii mãmã hohoặặcc cáccác ccổổngng logiclogic hohoặặcc kkếếtt hhợợpp ccảả haihai
  4. 4.14.1 PhânPhân loloạạii bbộộ nhnhớớ bánbán ddẫẫnn Bộ nhớ bán dẫn (Semiconductor memory) SAM RAM (Sequential Access Memory) (Random Access Memory) ROM (Read Only Memory) RWM (Read Write memory) PROM EPROM SRAM DRAM EEPROM Flash ROM
  5. 4.24.2 CácCác chipchip EPROMEPROM A0 D0 A1 D1 A2 D2 A3 D3 m chân dữ liệu A4 D4 pchân địa chỉ A5 D5 A6 D6 A7 Dm-1 A8 EPROM A p-1 Điều khiển đọc OE PGM Chọnchip CE Vpp Các chân điều khiển
  6. DungDung llượượngng ccủủaa 11 chipchip nhnhớớ „ MMộộtt chipchip nhnhớớ đượđượcc xemxem nhnhưư mmộộtt mmảảngng ggồồmm nn ôô nhnhớớ MMỗỗii ôô nhnhớớ llưưuu trtrữữ đượđượcc mm bitbit ddữữ liliệệuu „ DungDung llượượngng ccủủaa chipchip ththườườngng đượđượcc bibiểểuu didiễễnn:: nxmnxm VíVí ddụụ:: MMộộtt chipchip cócó dungdung llượượngng 2Kx82Kx8 nghnghĩĩaa làlà chipchip đđóó cócó 20482048 ôô nhnhớớ vàvà mmỗỗii ôô nhnhớớ cócó ththểể llưưuu trtrữữ đượđượcc 11 bytebyte ddữữ liliệệuu „ mm chínhchính làlà ssốố chânchân ddữữ liliệệuu ccủủaa chipchip „ loglog2(n)(n) == pp làlà ssốố chânchân địđịaa chchỉỉ ccủủaa chipchip
  7. HoHoạạtt độđộngng ghighi ddữữ liliệệuu vàovào EPROMEPROM „ ViViệệcc ghighi ddữữ liliệệuu vàovào EPROMEPROM đượđượcc ggọọii làlà llậậpp trìnhtrình chocho EPROMEPROM „ ĐượĐượcc ththựựcc hihiệệnn bbằằngng thithiếếtt bbịị chuyênchuyên ddụụngng ggọọii làlà BBộộ nnạạpp EPROMEPROM „ ChânChân VppVpp đượđượcc ccấấpp đđiiệệnn ápáp ttươươngng ứứngng vvớớii ttừừngng loloạạii chipchip ggọọii làlà đđiiệệnn ápáp llậậpp trìnhtrình „ DDữữ liliệệuu ttạạii cáccác chânchân ddữữ liliệệuu ssẽẽ đượđượcc ghighi vàovào mmộộtt ôô nhnhớớ xácxác địđịnhnh nhnhờờ cáccác tíntín hihiệệuu đưđưaa vàovào ởở cáccác chânchân địđịaa chchỉỉ vàvà mmộộtt xungxung ((ththườườngng ggọọii làlà xungxung llậậpp trìnhtrình)) đưđưaa vàovào chânchân PGMPGM
  8. HoHoạạtt độđộngng đọđọcc ddữữ liliệệuu ttừừ mmộộtt chipchip EPROMEPROM ĐểĐể đọđọcc ddữữ liliệệuu ttừừ 11 ôô nhnhớớ nàonào đđóó ccủủaa 11 chipchip EPROMEPROM nàonào đđóó,, BBộộ vivi xxửử lýlý ccầầnn phphảảii:: „ Chọn chip đó: 0 > CE „ Áp các tín hiệu địa chỉ của ô nhớ cần đọc vào các chân địa chỉ Ap-1 – A0 „ Đọc: 0 > OE „ Kết quả là m bit dữ liệu cần đọc xuất hiện ở các chân dữ liệu Dm-1 – D0
  9. HHọọ EPROMEPROM thôngthông ddụụngng 27x27x SSốố hihiệệuu ccủủaa chipchip DungDung llượượngng 27162716 2Kx82Kx8 27322732 4Kx84Kx8 27642764 8Kx88Kx8 2712827128 16Kx816Kx8 2725627256 32Kx832Kx8 2751227512 64Kx864Kx8 Bảng 4.1 Họ EPROM 27x
  10. EPROM 2716 2732 1 24 A7 Vcc 2 23 A6 A8 3 22 „ SSơơ đồđồ chânchân A5 A9 4 21 ccủủaa 27162716 A4 Vpp A11 5 20 __ __ vàvà 27322732 A3 OE OE / Vpp 6 19 A2 A10 __ 7 18 A1 CE/PGM 8 17 A0 D7 9 16 D0 D6 10 15 D1 D5 11 14 D2 D4 12 13 GND D3
  11. EPROMEPROM 27642764 Các chân địa chỉ Các chân dữ liệu Chọnchip Điều khiển đọc
  12. EPROMEPROM 27642764
  13. LLậậpp trìnhtrình chocho 27642764 „ TrTrướướcc hhếếtt ccầầnn phphảảii xoáxoá • Xoá một chip tức là làm cho tất cả các bit = 1 „ XoXoáá mmộộtt chipchip EPROMEPROM bbằằngng tiatia ccựựcc tímtím „ LLậậpp trìnhtrình bbằằngng cáchcách:: • VPP mắc ở mức 12.5V • E và P đều ở mức thấp TTL „ CCácác bitbit ddữữ liliệệuu đưđưaa vàovào cáccác chânchân ddữữ liliệệuu „ CCácác bitbit địđịaa chchỉỉ đưđưaa vàovào cáccác chânchân địđịaa chchỉỉ
  14. 4.34.3 CácCác chipchip SRAMSRAM A0 D0 A1 D1 A2 D2 A3 D3 A4 D4 m chân dữ liệu Pchân địa chỉ A5 D5 A6 D6 A7 Dm-1 A8 SRAM A p-1 Điều khiển đọc OE Chọnchip CS Điều khiển ghi WE
  15. ĐọĐọcc ddữữ liliệệuu ttừừ mmộộtt chipchip SRAMSRAM ĐểĐể đọđọcc ddữữ liliệệuu ttừừ 11 ôô nhnhớớ nàonào đđóó ccủủaa 11 chipchip SRAMSRAM nàonào đđóó,, vivi xxửử lýlý ccầầnn phphảảii:: „ ChChọọnn chipchip đđóó:: 00 >> CSCS „ ÁpÁp cáccác tíntín hihiệệuu địđịaa chchỉỉ vàovào AAp-1 –– AA0 „ ĐọĐọcc:: 00 >> OEOE KKếếtt ququảả làlà mm bitbit ddữữ liliệệuu ccầầnn đọđọcc xuxuấấtt hihiệệnn ởở cáccác chânchân ddữữ liliệệuu DDm-1 –– DD0
  16. GhiGhi ddữữ liliệệuu vàovào mmộộtt chipchip SRAMSRAM ĐểĐể ghighi mm bitbit ddữữ liliệệuu vàovào 11 ôô nhnhớớ nàonào đđóó ccủủaa 11 chipchip SRAMSRAM nàonào đđóó,, vivi xxửử lýlý ccầầnn phphảảii:: „ ChChọọnn chipchip đđóó:: 00 >> CSCS „ ÁpÁp cáccác tíntín hihiệệuu địđịaa chchỉỉ vàovào AAp-1 –– AA0 „ ÁpÁp mm bitbit ddữữ liliệệuu ccầầnn ghighi vàovào cáccác chânchân ddữữ liliệệuu DDm-1 –– DD0 „ GhiGhi:: 00 >> WEWE KKếếtt ququảả làlà cáccác bitbit ddữữ liliệệuu ởở cáccác chânchân ddữữ liliệệuu ssẽẽ đượđượcc ghighi vàovào ôô nhnhớớ đđãã chchọọnn
  17. SRAMSRAM 62646264 „ DungDung llượượngng 8Kx88Kx8 A0 I/O0 A1 I/O1 „ 88 chânchân ddữữ liliệệuu A2 I/O2 A3 I/O3 „ A4 I/O4 1313 chânchân địđịaa chchỉỉ A5 I/O5 A6 I/O6 „ HaiHai chânchân chchọọnn A7 I/O7 A8 chipchip A9 6264 A10 „ ChânChân đđiiềềuu khikhiểểnn A11 đọđọcc A12 OE „ Chân điều khiển WE Chân điều khiển CS1 ghighi CS2
  18. 32K32K xx 88 StaticStatic RAMRAM 1 28 A14 Vcc 2 __ 27 A12 WE 3 26 A7 A13 4 25 A6 A8 5 24 A5 A9 6 23 A4 A11 7 __ 22 A3 OE 8 21 A2 A10 9 __ 20 A1 CE 10 19 A0 D7 11 18 D0 D6 12 17 D1 D5 13 16 D2 D4 14 15 GND D3 51256S
  19. SSơơ đồđồ khkhốốii 62646264
  20. ChChứứcc nnăăngng ccủủaa 62646264
  21. 4.44.4 BusBus hhệệ ththốốngng ccủủaa 80888088 „ BusBus địđịaa chchỉỉ 2020 bit:bit: ggồồmm cáccác đườđườngng địđịaa chchỉỉ đượđượcc kýký hihiệệuu ttừừ AA19 đếđếnn AA0 „ BusBus ddữữ liliệệuu 88 bit:bit: ggồồmm cáccác đườđườngng ddữữ liliệệuu đượđượcc kýký hihiệệuu ttừừ DD7 đếđếnn DD0 „ BusBus đđiiềềuu khikhiểểnn ggồồmm cáccác đườđườngng đđiiềềuu khikhiểểnn riêngriêng llẽẽ phphụụcc vvụụ chocho hohoạạtt độđộngng truytruy ccậậpp bbộộ nhnhớớ vàvà cáccác ccổổngng I/O,I/O, mmỗỗii đườđườngng ththườườngng đượđượcc kýký hihiệệuu bbằằngng têntên ccủủaa tíntín hihiệệuu đđiiềềuu khikhiểểnn „ BusBus hhệệ ththốốngng khôngkhông nnốốii trtrựựcc titiếếpp vvớớii cáccác chânchân ccủủaa 8088:8088: thôngthông quaqua cáccác mmạạchch đệđệmm,, chchốốtt
  22. 80x8680x86 MicroprocessorsMicroprocessors Product 8008 808 808 808 808 8028 80386 80486 Pent. Pent. 0 5 6 8 6 Pro Year Introduced 1972 1974 1976 1978 1979 1982 1985 1989 1992 1995 Technology PMOS NMO NMO NMO NMO NMOS CMOS CMOS BICMO BICMO S S S S S S Clock Rate 0.5- 2-3 3-8 5-10 5-8 10- 16-40 66 60- 150 0.8 16? 66+ Number of Pins 18 40 40 40 40 132 168 273 387 Number of 3000 4500 6500 29K 29K 130K 275K 1.2M 3M 5.5M transistors Number of 66 111 113 133 133 instructions Physical Memory 16K 64K 64K 1M 1M 16M 16M4GB 4GB 4GB 64G Virtual Memory none none none none none 1G 64T 64T 64T 64T Internal Data Bus 8 8 8 16 16 16 32 32 64 32 External Data Bus 8 8 8 16 8 16 16,32 32 64 64 Address Bus 8 16 16 20 20 24 24,32 32 32 36 Data Types 8 8 8 8,16 8,16 8,16 8,16,32 8,16,3 8,16,3 8,16,3 2 2 2
  23. 8088/80868088/8086 MicroprocessorMicroprocessor „ DIPDIP 4040 pinpin „ DataData busbus •• BusBus ddữữ liliệệuu trongtrong :16:16 bitbit •• BusBus ddữữ liliệệuu ngoàingoài ccủủaa 8088:8088: 88 bitbit dùngdùng AD0AD0 AD7AD7 •• BusBus ddữữ liliệệuu ngoàingoài ccủủaa 8086:168086:16 bitbit dùngdùng AD0AD0 AD15AD15 •• ALEALE (Address(Address LatchLatch Enable)Enable)
  24. 8088/80868088/8086 MicroprocessorMicroprocessor „ BusBus địđịaa chchỉỉ •• ALEALE == 11 •• SSửử ddụụngng 74LS37374LS373 đểđể táchtách vàvà chchốốtt địđịaa chchỉỉ „ Đầu vào: AD0-AD7 (8088) hoặc AD0-AD15 (8086) và ALE „ Đầu ra: A0-A7 (8088) hoặc A0-A15 (8086)
  25. SSơơ đồđồ chânchân ccủủaa 80888088
  26. SSơơ đồđồ chânchân 8088/80868088/8086 (Min(Min Mode)Mode)
  27. Minimum/MaximumMinimum/Maximum ModeMode „ ẢẢnhnh hhưởưởngng đếđếnn cáccác chânchân 2424 3131 „ MinimumMinimum ModeMode • Các chân 24-31 là các tín hiệu điều khiển I/O và bộ nhớ • Các tín hiệu điều khiển đều từ 8088/8086 • Tương tự với 8085A „ MaximumMaximum ModeMode • Một số tín hiệu điều khiển được tạo ra từ ngoài • Một số chân có thêm chức năng mới • Khi có dùng bộ đồng xử lý toán 8087
  28. SSơơ đồđồ chânchân ccủủaa 80888088 MN / MX AD0 AD1 READY AD2 CLK AD3 RESET AD4 AD5 TEST AD6 AD7 HLDA A8 HOLD A9 NMI A10 A11 A12 A13 A14 8088 A15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 SSO DEN DT / R IO / M RD WR ALE INTR INTA
  29. Tín hiệu ở các chân của 8088 MN / MX AD0 AD1 READY AD2 CLK AD3 RESET AD4 Các chân Địa chỉ/Dữ liệu AD5 TEST AD6 AD7 HLDA A8 HOLD A9 NMI A10 A11 A12 Các chân địa chỉ A13 A14 8088 A15 A16 / S3 A17 / S4 Các chân Địa chỉ/Trạng thái A18 / S5 A19 / S6 SSO DEN DT / R IO / M RD WR ALE Cho phép chốt Địa chỉ INTR INTA
  30. CácCác chânchân ĐịĐịaa chchỉỉ/D/Dữữ liliệệuu „ CácCác chânchân ADAD7 đếđếnn ADAD0 „ KKỹỹ thuthuậậtt Multiplexing:Multiplexing: TínTín hihiệệuu ởở cáccác chânchân nàynày lúclúc nàynày làlà tíntín hihiệệuu địđịaa chchỉỉ,, lúclúc kháckhác làlà tíntín hihiệệuu ddữữ liliệệuu phphụụ thuthuộộcc vàovào tíntín hihiệệuu đđiiềềuu khikhiểểnn ALEALE (Address(Address LatchLatch Enable):Enable): „ ALEALE == 1:1: ADAD7 đếđếnn ADAD0 == AA7 đếđếnn AA0 „ ALEALE == 0:0: ADAD7 đếđếnn ADAD0 == DD7 đếđếnn DD0
  31. CácCác chânchân ĐịĐịaa chchỉỉ vàvà CácCác chânchân ĐịĐịaa chchỉỉ//TrTrạạngng tháithái „ CácCác chânchân địđịaa chchỉỉ:: AA15 đếđếnn AA8 „ TínTín hihiệệuu ởở cáccác chânchân nàynày luônluôn làlà tíntín hihiệệuu địđịaa chchỉỉ „ CácCác chânchân địđịaa chchỉỉ//trtrạạngng tháithái:: AA19/S/S6 đếđếnn AA16/S/S3:: „ ALEALE == 1:1: AA19 đếđếnn AA16 „ ALEALE == 0:0: SS6 đếđếnn SS3
  32. Processor Timing Diagram of 8088 (Minimum Mode) for Memory or I/O Read (with 74245) T1 T2 T3 T4 CLOCK __ DT/R ALE D7 - D0 D7 - D0 (from memory) from memory to 74LS245 D7 - D0 from garbage AD7 - AD0 A7 - A0 74LS245 A15 - A8 A15 - A8 A19/S6 - A16/S3 A19 - A16 S6 - S3 A19 - A0 A19 - A0 from 74LS373 from 74LS373 to memory __ IO/M if I/O ACCESS this is HIGH, if MEMORY ACCESS this is LOW ___ RD ___ DEN
  33. 74LS373 D0 Q0 D1 Q1 D2 Q2 D3 Q3 D4 Q4 D5 74LS373 Q5 D6 Q6 D7 Q7 OE LE
  34. 74LS373
  35. DùngDùng 74LS37374LS373 đểđể táchtách vàvà chchốốtt địđịaa chchỉỉ
  36. MôMô ttảả chânchân –– MinMin „ DENDEN „ DataData EnableEnable „ DDữữ liliệệuu cócó nghnghĩĩaa
  37. MôMô ttảả chânchân –– MinMin „ DT/RDT/R „ ĐĐiiềềuu khikhiểểnn hhướướngng ccủủaa tíntín hihiệệuu ddữữ liliệệuu:: „ 1:1: TínTín hihiệệuu ddữữ liliệệuu đđii rara ttừừ 80888088 „ 0:0: TínTín hihiệệuu ddữữ liliệệuu đđii vàovào 80888088
  38. MôMô ttảả chânchân –– MinMin „ IO/MIO/M „ PhânPhân bibiệệtt:: truytruy ccậậpp I/OI/O hayhay BBộộ nhnhớớ •• 1:1: 80888088 truytruy ccậậpp I/OI/O •• 0:0: 80888088 truytruy ccậậpp bbộộ nhnhớớ
  39. MôMô ttảả chânchân –– MinMin „ WRWR „ 0:0: TínTín hihiệệuu trêntrên busbus ddữữ liliệệuu đượđượcc ghighi vàovào bbộộ nhnhớớ hohoặặcc I/OI/O „ GhiGhi bbộộ nhnhớớ:: ?? „ XuXuấấtt ddữữ liliệệuu rara ccổổngng:: ??
  40. MôMô ttảả chânchân –– MinMin „ HLDAHLDA „ HoldHold AcknowledgeAcknowledge „ 0:0: ChChấấpp nhnhậậnn yêuyêu ccầầuu DMADMA ởở HOLDHOLD • Báo cho Bộ điều khiển DMA được phép sử dụng bus hệ thống
  41. MôMô ttảả chânchân –– MinMin „ HOLDHOLD „ NhNhậậnn tíntín hihiệệuu yêuyêu ccầầuu DMADMA ttừừ BBộộ đđiiềềuu khikhiểểnn DMADMA (DMAC)(DMAC) „ DMACDMAC mumuốốnn ssửử ddụụngng busbus hhệệ ththốốngng
  42. MôMô ttảả chânchân –– MinMin „ SSOSSO „ 80888088 „ DùngDùng vvớớii IO/MIO/M vàvà DT/RDT/R đểđể xácxác địđịnhnh trtrạạngng tháithái ccủủaa chuchu kkỳỳ busbus hihiệệnn ththờờii
  43. CácCác tíntín hihiệệuu đđiiềềuu khikhiểểnn „ CóCó ththểể ssửử ddụụngng cáccác ccổổngng logiclogic đểđể ttạạoo rara cáccác tíntín hihiệệuu đđiiềềuu khikhiểểnn kháckhác ttừừ cáccác tíntín hihiệệuu đđiiềềuu khikhiểểnn ssẵẵnn cócó •• 33 TínTín hihiệệuu:: „ RD, WR and IO/M RD W IO/M Signal 0 1R 0 MEMR 1 0 0 MEMW 0 1 1 IOR 1 0 1 IOW 0 0 X Never happens
  44. TTạạoo rara cáccác tíntín hiêhiêụụ đđiiềềuu khikhiểểnn (Min(Min Mode)Mode)
  45. TTạạoo rara cáccác tíntín hiêhiêụụ đđiiềềuu khikhiểểnn (Min(Min Mode)Mode)
  46. 80888088 BusBus –– MinMin ModeMode
  47. 74LS24574LS245 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 74LS245 B5 A6 B6 A7 B7 EDIR
  48. Bus hệ thống của hệ 8088 ở Mode Minimum A7 - A0 B7 - B0 D7 - D0 DEN E Bus dữ liệu DT / R DIR 74LS245 Bus địa chỉ AD7 - AD0 D7 - D0 Q7 - Q0 A7 - A0 A15 - A8 GND OE A19 - A16 LE 74LS373 A15 - A8 D7 - D0 Q7 - Q0 GND OE MEMORY 8088 LE 74LS373 A19/S6 - A16/ D7 - D4 Q7 - Q4 S3 D3 - D0 Q3 - Q0 GND OE ALE LE 74LS373 RD RD MEMR IO / M WR WR MEMW
  49. Minimum Mode 8088 D7 - D0 D7 - D0 A19 - A0 A19 - A0 MEMORY 8088 Minimum Bộ nhớđượcchọn khi nào? Mode MEMR RD MEMW WR
  50. Minimum Mode 8088 220 ô nhớ (1MB) D7 - D0 D7 - D0 A19 - A0 A19 - A0 MEMORY 8088 Minimum Mode MEMR RD MEMW WR CS
  51. KhôngKhông giangian địđịaa chchỉỉ bbộộ nhnhớớ 1M1M A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111 Ví dụ: Một địachỉ bấtkỳ 34FD0h 0011 0100 11111 1101 0000
  52. Bộ nhớ đầy đủ 1MB AX 3F1C FFFFF 36 BX 0023 FFFFE 25 CX 0000 FFFFD 19 DX FCA1 : : A19 A19 : : : : CS XXXX 20023 13 A0 A0 SS XXXX 20022 7D DS 2000 20021 12 ES XXXX 20020 29 : : D7 D7 BP XXXX : : : : SP XXXX 10008 8A D0 D0 10007 F4 SI XXXX 10006 07 DI XXXX 10005 88 10004 42 MEMR RD IP XXXX 10003 39 10002 27 10001 98 10000 45 : : MEMW WR : : 00001 95 CS 00000 23
  53. NNếếuu chchỉỉ ccầầnn bbộộ nhnhớớ cócó dungdung llượượngng nhnhỏỏ hhơơnn 1MB1MB thìthì gigiảảii quyquyếếtt nhnhưư ththếế nàonào?? „ PhPhụụ thuthuộộcc vàovào cáccác chipchip nhnhớớ ssẵẵnn cócó „ PhPhụụ thuthuộộcc yêuyêu ccầầuu phânphân bbốố địđịaa chchỉỉ chocho cáccác loloạạii bbộộ nhnhớớ vvậậtt lýlý kháckhác nhaunhau „
  54. 512K512K đầđầuu tiêntiên ccủủaa khôngkhông giangian địđịaa chchỉỉ bbộộ nhnhớớ ((CácCác địđịaa chchỉỉ cócó bitbit caocao nhnhấấtt A19A19 == 0)0) A18A18 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 99876876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 7FFFF7FFFF 00111111 11111111 11111111 11111111 11111111
  55. 512K512K titiếếpp theotheo ccủủaa khôngkhông giangian địđịaa chchỉỉ bbộộ nhnhớớ ((CácCác địđịaa chchỉỉ cócó bitbit caocao nhnhấấtt A19A19 == 1)1) A18A18 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 99876876 54325432 10100000 (HEX)(HEX) 8000080000 11000000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111
  56. Bộ nhớ 512KB AX 3F1C BX 0023 Làm gì vớiA19? CX 0000 A19 DX FCA1 A18 A18 7FFFF 36 : : 7FFFE 25 CS XXXX A0 A0 7FFFD 19 SS XXXX : : DS 2000 D7 D7 : : ES XXXX : : 20023 13 D0 D0 20022 7D BP XXXX 20021 12 SP XXXX MEMR RD 20020 29 : : SI XXXX MEMW WR : : DI XXXX 00001 95 CS 00000 23 IP XXXX
  57. Điều gì xảy ra nếu 8088 đọc ô nhớ A0023h? AX 3F1C BX 0023 CX 0000 A19 DX FCA1 A18 A18 7FFFF 36 : : 7FFFE 25 CS XXXX A0 A0 7FFFD 19 SS XXXX : : DS A000 D7 D7 : : ES XXXX : : 20023 13 D0 D0 20022 7D BP XXXX 20021 12 SP XXXX MEMR RD 20020 29 : : SI XXXX MEMW WR : : DI XXXX 00001 95 CS 00000 23 IP XXXX MOV AH, [BX]
  58. Điều gì xảy ra nếu 8088 đọc ô nhớ A0023h? A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 99876876 54325432 10100000 (HEX)(HEX) A0023A0023 11010010 00000000 00000000 00100010 00110011 A19 không đượcnối đếnbộ nhớ nên nếu 8088 phát logic “1” trên A19 thì bộ nhớ cũng không nhậnbiết được.
  59. Điều gì xảy ra nếu 8088 đọc ô nhớ 20023h? A18A18 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 99876876 54325432 10100000 (HEX)(HEX) 2002320023 00010010 00000000 00000000 00100010 00110011 Với bộ nhớ tình hình không có gì khác!
  60. Nếu Bộ nhớ gồm 2 khối 512KB như thế này? AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97
  61. CóCó vvấấnn đềđề !!!!!! „ VVấấnn đềđề làlà:: XungXung độđộtt Bus.Bus. HaiHai khkhốốii nhnhớớ ssẽẽ cungcung ccấấpp ddữữ liliệệuu cùngcùng mmộộtt lúclúc khikhi 80888088 đọđọcc bbộộ nhnhớớ „ GiGiảảii pháppháp:: DùngDùng A19A19 làmlàm ““ngngườườii phânphân xxửử”” đểđể gigiảảii quyquyếếtt xungxung độđộtt trêntrên bus.bus. NNếếuu A19A19 ởở mmứứcc logiclogic “1”“1” thìthì khkhốốii nhnhớớ trêntrên hohoạạtt độđộngng ((khkhốốii nhnhớớ ddướướii bbịị ccấấmm)) vàvà ngngượượcc llạạii
  62. Bộ nhớ gồm hai khối nhớ 512KB AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97
  63. KhôngKhông giangian địđịaa chchỉỉ bbộộ nhnhớớ 1M1M A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 7FFFF7FFFF 01110111 11111111 11111111 11111111 11111111 8000080000 10001000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111
  64. Bộ nhớ gồm hai khối nhớ 512KB AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX Khi µP xuất một địa CS 00000 23 SP XXXX chỉ từ 80000h00000h tođế n SI XXXX FFFFFh7FFFFh, Bộ nhớ này 7FFFF 12 DI XXXX A18 7FFFE 98 hoạt động : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97
  65. Bộ nhớ gồm hai khối nhớ 512KB AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97
  66. Thiết kế Bộ nhớ cho Hệ vi xử lý AX 3F1C A19 A19 7FFFF 36 BX 0023 A18 A18 A18 7FFFE 25 CX 0000 : : : 7FFFD 19 DX FCA1 A0 A0 A0 : : 20023 13 D7 D7 D7 CS XXXX 20022 7D : : : SS XXXX 20021 12 D0 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD Ghép nối các chipRD nhớ: : MEMW WR riêng lẽ với BusWR hệ 00001 95 BP XXXX CS 00000 23 SP XXXX thống sao cho không SI XXXX xảy ra xung đột nhờ7FFFF 12 DI XXXX mạch giải mã địA18a ch7FFFEỉ 98 : 7FFFD 2C IP XXXX bộ nhớ A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97
  67. Nếu bỏ đi khối nhớ bên dưới? AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX 7FFFF 12 DI XXXX A18 7FFFE 98 : 7FFFD 2C IP XXXX A0 : : 20023 33 D7 20022 45 : 20021 92 D0 20020 A3 RD : : WR 00001 D4 CS 00000 97
  68. Nếu bỏ đi khối nhớ bên dưới thì AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW Khi P xuất ra một WR 00001 95 Khi µP xuất ra một BP XXXX dịa chỉ từ 00000h CS 00000 23 SP XXXX địa chỉ từ 80000h đến 7FFFFh, Không SI XXXX đến FFFFFh, Chip DI XXXX nhcóớ chipnày nh hoớạtnào độ nghoạt động! IP XXXX !
  69. GiGiảảii mãmã đầđầyy đủđủ vàvà khôngkhông đầđầyy đủđủ „ GiGiảảii mãmã đầđầyy đủđủ (Full(Full Decoding)Decoding) • Tất cả các đường địa chỉ có nghĩa đều được sử dụng vào mạch giải mã • Mỗi ô nhớ chỉ có một địa chỉ vật lý duy nhất „ GiGiảảii mãmã khôngkhông đầđầyy đủđủ (Partial(Partial Decoding)Decoding) • Không phải tất cả các đường địa chỉ có nghĩa đều được sử dụng vào mạch giải mã • Một ô nhớ có hơn một địa chỉ vật lý
  70. Giải mã đầy đủ AX 3F1C A19 7FFFF 36 BX 0023 A18 A18 7FFFE 25 CX 0000 : : 7FFFD 19 DX FCA1 A0 A0 : : 20023 13 D7 D7 CS XXXX 20022 7D : : SS XXXX 20021 12 D0 D0 DS 2000 20020 29 ES XXXX MEMR RD : : MEMW WR 00001 95 BP XXXX CS 00000 23 SP XXXX SI XXXX DI XXXX IP XXXX
  71. GiGiảảii mãmã đầđầyy đủđủ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 8000080000 10001000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111 A19 phải ở mức “1” thì chip nhớ mới hoạt động (đượcchọn)
  72. GiGiảảii mãmã đầđầyy đủđủ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 7FFFF7FFFF 01110111 11111111 11111111 11111111 11111111 Do đó, nếuvi xử lý phát ra một địachỉ từ 00000h đến 7FFFFh (A19 ở mức logic “0”) chip nhớ sẽ không được chọn.
  73. Giải mã không đầy đủ AX 3F1C BX 0023 CX 0000 A19 DX FCA1 A18 A18 7FFFF 36 : : 7FFFE 25 CS XXXX A0 A0 7FFFD 19 SS XXXX : : DS 2000 D7 D7 : : ES XXXX : : 20023 13 D0 D0 20022 7D BP XXXX 20021 12 SP XXXX MEMR RD 20020 29 : : SI XXXX MEMW WR : : DI XXXX 00001 95 CS 00000 23 IP XXXX
  74. GiGiảảii mãmã khôngkhông đầđầyy đủđủ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 7FFFF7FFFF 01110111 11111111 11111111 11111111 11111111 8000080000 10001000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111 A19 không có ý nghĩa với chip nhớ
  75. GiGiảảii mãmã khôngkhông đầđầyy đủđủ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 7FFFF7FFFF 01110111 11111111 11111111 11111111 11111111 8000080000 10001000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111 Địa chỉ thực tế
  76. GiGiảảii mãmã khôngkhông đầđầyy đủđủ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) 0000000000 00000000 00000000 00000000 00000000 00000000 7FFFF7FFFF 01110111 11111111 11111111 11111111 11111111 8000080000 10001000 00000000 00000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111 Địa chỉ thực tế
  77. Bộ nhớ gồm 2 chip 512Kx8 A19 A18 A18 : : A0 A0 D7 D7 512KB : : #2 D0 D0 MEMR RD MEMW WR 8088 CS Minimum Mode A18 : A0 D7 512KB : #1 D0 RD WR CS
  78. Bộ nhớ chỉ có một chip 512Kx8 (Ver. 1) A19 A18 A18 : : A0 A0 D7 D7 512KB : : D0 D0 MEMR RD MEMW WR 8088 CS Minimum Mode
  79. Bộ nhớ chỉ có một chip 512Kx8 (Ver. 2) A19 A18 A18 : : A0 A0 D7 D7 512KB : : D0 D0 MEMR RD MEMW WR 8088 CS Minimum Mode
  80. Bộ nhớ chỉ có một chip 512Kx8 (Ver. 3) A19 A18 A18 : : A0 A0 D7 D7 512KB : : D0 D0 MEMR RD MEMW WR 8088 CS Minimum Mode
  81. A17 : Bộ nhớ gồm 4 chip 256Kx8 A0 Bộ nhớ gồm 4 chip 256Kx8 D7 256KB : D0 #4 RD WR A19 CS A18 A17 A17 : : A0 A0 D7 D7 256KB : : D0 D0 #3 MEMR RD MEMW WR 8088 CS Minimum Mode A17 : A0 D7 256KB : D0 #2 RD WR CS A17 : A0 D7 256KB : D0 #1 RD WR CS
  82. A17 : Bộ nhớ gồm 4 chip 256Kx8 A0 Bộ nhớ gồm 4 chip 256Kx8 D7 256KB : D0 #4 RD WR A19 CS A18 A17 A17 : : A0 A0 D7 D7 256KB : : D0 D0 #3 MEMR RD MEMW WR 8088 CS Minimum Mode A17 : A0 D7 256KB : D0 #2 RD WR CS A17 : A0 D7 256KB : D0 #1 RD WR CS
  83. DDảảii địđịaa chchỉỉ ccủủaa chipchip #1#1 A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX)
  84. DDảảii địđịaa chchỉỉ ccủủaa chipchip #2#2 A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX)
  85. DDảảii địđịaa chchỉỉ ccủủaa chipchip #3#3 A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX)
  86. DDảảii địđịaa chchỉỉ ccủủaa chipchip #4#4 A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX)
  87. A17 : Bộ nhớ gồm 4 chip 256Kx8 A0 D7 256KB dùng các cổng logic : D0 #4 RD WR A19 CS A18 A17 A17 : : A0 A0 D7 D7 256KB : : D0 D0 #3 MEMR RD MEMW WR 8088 CS Minimum Mode A17 : A0 D7 256KB : D0 #2 RD WR CS A17 : A0 D7 256KB : D0 #1 RD WR CS
  88. A17 : Bộ nhớ gồm 4 chip 256Kx8 A0 D7 256KB dùng các cổng logic : D0 #4 RD WR A19 CS A18 A17 A17 : : A0 A0 D7 D7 256KB : : D0 D0 #3 MEMR RD MEMW WR 8088 CS Minimum Mode A17 : A0 D7 256KB : D0 #2 RD WR CS A17 : A0 D7 256KB : D0 #1 RD WR CS
  89. A17 : Bộ nhớ gồm 4 chip 256Kx8 A0 D7 256KB dùng một chip giải mã 2-4 : D0 #4 RD WR A19 I1 O3 CS A18 I0 A17 A17 : : A0 A0 D7 D7 256KB : : D0 D0 #3 MEMR RD MEMW WR 8088 O2 CS Minimum Mode A17 : A0 D7 256KB : D0 #2 RD WR O1 CS A17 : A0 D7 256KB : D0 #1 RD WR O0 CS
  90. A12 : Ghép nối các chip A0 A19 D7 8KB A18 : #? nhớ 8Kx8 với µP A17 D0 A16 RD 8088 A15 WR 8088 A14 CS A13 A12 : A0 D7 : : D0 MEMR 8088 MEMW : Minimum Mode A12 : A0 D7 8KB : D0 #2 RD WR CS A12 : A0 D7 8KB : D0 #1 RD WR CS
  91. A12 : A0 A19 D7 8KB Bộ nhớ gồm 128 A18 : A17 D0 #128 chip 8Kx8 A16 RD A15 WR A14 CS A13 A12 : A0 D7 : : D0 MEMR 8088 MEMW : Minimum Mode A12 : A0 D7 8KB : D0 #2 RD WR CS A12 : A0 D7 8KB : D0 #1 RD WR CS
  92. A12 : A0 A19 D7 8KB Bộ nhớ gồm 128 A18 : A17 D0 #128 chip 8Kx8 A16 RD A15 WR A14 CS A13 A12 : A0 D7 : : D0 MEMR 8088 MEMW : Minimum Mode A12 : A0 D7 8KB : D0 #2 RD WR CS A12 : A0 D7 8KB : D0 #1 RD WR CS
  93. DDảảii địđịaa chchỉỉ ccủủaa ChipChip #__#__ A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX)
  94. A12 : A0 A19 D7 8KB Bộ nhớ gồm 128 A18 : A17 D0 #128 chip 8Kx8 A16 RD A15 WR A14 CS A13 A12 : A0 D7 : : D0 MEMR 8088 MEMW : Minimum Mode A12 : A0 D7 8KB : D0 #2 RD WR CS A12 : A0 D7 8KB : D0 #1 RD WR CS
  95. PhátPhát bibiểểuu bàibài toántoán „ ThiThiếếtt kkếế bbộộ nhnhớớ chocho hhệệ vivi xxửử lýlý 80888088 thothoảả mãnmãn cáccác yêuyêu ccầầuu:: „ ROMROM cócó dungdung llượượngng 2Kx82Kx8 chichiếếmm ddụụngng cáccác địđịaa chchỉỉ ttừừ FFFFFhFFFFFh trtrởở xuxuốốngng „ RWMRWM cócó dungdung llượượngng 2Kx82Kx8 chichiếếmm ddụụngng cáccác địđịaa chchỉỉ titiếếpp theotheo ngayngay sausau ROMROM „ ChChỉỉ đượđượcc phépphép ssửử ddụụngng:: EPROMEPROM 27162716 2Kx8,2Kx8, SRAMSRAM 40164016 2Kx82Kx8 ChipChip gigiảảii mãmã 74LS13874LS138 vàvà cáccác ccổổngng logiclogic
  96. Bước 1: Vẽ bản đồ bộ nhớ cần thiết kế FFFFFh ROM 2K FF800h FF7FFh Các Địa chỉ biên RWM 2K FF000h Chưa sử dụng 00000h
  97. BBướướcc 2:2: ChuyChuyểểnn cáccác địđịaa chchỉỉ biênbiên ttừừ HH sangsang BB A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) FF800FF800 11111111 11111111 11000000 00000000 00000000 FFFFFFFFFF 11111111 11111111 11111111 11111111 11111111
  98. BBướướcc 2:2: ChuyChuyểểnn cáccác địđịaa chchỉỉ biênbiên ttừừ HH sangsang BB A19A19 AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA AAAAAAAA đếđếnn 11111111 11111111 11981198 76547654 32103210 A0 A0 98769876 54325432 10100000 (HEX)(HEX) FF000FF000 11111111 11111111 00000000 00000000 00000000 FF7FFFF7FF 11111111 11111111 00111111 11111111 11111111
  99. NhNhậậnn xétxét „ KhiKhi cáccác địđịaa chchỉỉ dànhdành chocho ROMROM đượđượcc phátphát lênlên AA Bus:Bus: A19A19 –– A12A12 == 11 vàvà A11A11 == 11 „ KhiKhi cáccác địđịaa chchỉỉ dànhdành chocho RWMRWM đượđượcc phátphát lênlên AA Bus:Bus: A19A19 –– A12A12 == 11 vàvà A11A11 == 00
  100. BBướướcc 3:3: VVẽẽ mmạạchch gigiảảii mãmã địđịaa chchỉỉ bbộộ nhnhớớ „ GhépGhép cáccác chânchân ddữữ liliệệuu ccủủaa cáccác chipchip nhnhớớ vvớớii DD BusBus „ GhépGhép cáccác chânchân địđịaa chchỉỉ vàvà cáccác chânchân đđiiềềuu khikhiểểnn:: KhiKhi vivi xxửử lýlý truytruy ccậậpp cáccác ccổổngng I/OI/O thìthì cáccác chipchip nhnhớớ bbịị ccấấmm ((KhiKhi IO/MIO/M == 1)1) KhiKhi vivi xxửử lýlý truytruy ccậậpp bbộộ nhnhớớ (IO/M(IO/M == 0)0) thìthì chchỉỉ cócó mmộộtt chipchip nhnhớớ làmlàm viviệệcc „ CóCó ththểể cócó nhinhiềềuu llờờii gigiảảii kháckhác nhaunhau
  101. 74LS138: Một chip giải mã 3-8 C Y0 U1 B Y1 74LS138 74LS138 A Y2 A2 Q7 Y3 A1 Q6 74LS138 A0 Q5 Q4 Y4 Q3 E3 Q2 E2 Q1 G1 Y5 E1 Q0 G2A Y6 G2B Y7
  102. Bộ nhớ cần thiết kế A10 : C Y0 A0 A19 D7 A18 2Kx8 B Y1 : A17 D0 4016 : A Y2 OE A0 WE D7 CS : 74LS138 Y3 D0 MEMR Y4 MEMW 8088 G1 Y5 Minimum Mode G2A Y6 A10 : G2B Y7 A0 D7 2Kx8 : D0 2716 OE CE