Bài giảng Thiết kế hệ thống vi xử lý - Chương 4: Cấu trúc phần cứng và nguyên lý hoạt động của vi điều khiển 8051 - Nguyễn Hồng Quang

Nội dung text: Bài giảng Thiết kế hệ thống vi xử lý - Chương 4: Cấu trúc phần cứng và nguyên lý hoạt động của vi điều khiển 8051 - Nguyễn Hồng Quang

1. Vi điều khiển 8051(microcontroller) • 8031 do hóng Intel chế tạo • 8051 cú 4kbyte Flash Ram • 89C51, 52 do hóng Intel chế tạo • 87C51 do hóng Philip chế tạo • 80515, 535 do hóng Siemens chế tạo 1 Electrical Engineering Vi điều khiển89C51 2 Electrical Engineering 1
2. 3 Electrical Engineering Đặc điểm chung AT89C51/52 •Do hóng Atmel chế tạo •4K byte Flash, 128 byte RAM •32 đường xuất nhập, •Hai bộ định thời / bộ đếm 16 bit, •5 ngắt •Một port nối tiếp song cụng •Mạch dao động và tạo xung nhịp trờn chip. 4 Electrical Engineering 2
3. Làm việc với89C51 •Bộ nạp Flash RAM –Phần cứng –Phần mềm – 8051 programmer •Chương trỡnh dịch – Assembler AS51 –Chương trỡnh C: Keil, Read 51, 5 Electrical Engineering Phần mềm 6 Electrical Engineering 3
4. Giới thiệu chung 89c51 Nguồn ngắt ngoài Đếm sự kiện. 4Kbyte Điều khiển Nguồn 128byte Bộ nhớ 2bộ đếm / ngắt. ngắt Bộ nhớ trong. ch−ơng trình RAM định thời trong. trong CPU Khối Port Port Port Port Giao đ.khiển 0 1 2 3 diện nối quản lý tiộp. Bộ tạo Bus. dao động XTAL 1.2 Cổng I/O Cổng I/O Cổng I/O Cổng I/O |PSEN/ALE Đchỉ thấp 8 bit Đchỉ cao Cỏc chức năng Dữ liệu 8 Dữ liệu 8 đắc biệt bit bit Dữ liệu 8 bit Hình 2.1: Cấu trúc của vi điều khiển 8051. 7 Electrical Engineering Khối xử lý trung tõm CPU CPU -Central Processing Unit • Thanh ghi tớch luỹ (ký hiệu là A ); • Thanh ghi tớch luỹ phụ (ký hiệu là B ) thường được dựng cho phộp nhõn và phộp chia ; •Khối logic số học (ALU=Arithmetic Logical Unit) ; •Từ trạng thỏi chương trỡnh (PSW= Program Status Word ); •Bốn băng thanh ghi (R0-R7). • Con trỏ ngăn xếp (SP=Stack Point) cũng như con trỏ dữ liệu để định địa chỉ cho bộ nhớ dữ liệu ở bờn ngoài; • Thanh ghi đếm chương trỡnh (PC= Progam Counter ); 8 Electrical Engineering 4
5. Mụ tả cỏc chõn 8051 • 40 chõn • Vcc Chõn cung cấp điện, 5V DC, 40 • GND Chõn nối đất, 0V, 20 •Chõn thạch anh:18, 19, dựng đồng hồ thạnh anh với tần số lớn nhất là 12 Mhz 9 Electrical Engineering Cỏc cổng vào ra •4 cổng, 32 bớt vào ra – Port 0, 1, 2, 3 •Port 1 – Chõn 1 – 8 của 8051, ký hiệu P1.0, P1.1 P1.7 – Dựng làm đường xuất và đường nhập, ghộp nối với thiết bị ngoại vi 10 Electrical Engineering 5
6. Cỏc cổng vào ra(tiếp) • Port 0 (chõn 32-39) cú 2 cụng dụng. – Dựng như nhiệm vụ xuất nhập – Khi ghộp nối với thiết bị nhớ, port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp • byte thấp của bus địa chỉ nếu dựng địa chỉ 11 Electrical Engineering Cỏc cổng vào ra (tiếp) • Port 2 (chõn 21-28) cú 2 cụng dụng. – Dựng như nhiệm vụ xuất nhập – Khi ghộp nối với thiết bị nhớ, port 2 trở thành bus địa chỉ • byte cao của bus địa chỉ nếu dựng địa chỉ 12 Electrical Engineering 6
7. Cỏc cổng vào ra (tiếp) • Port 3 (chõn 10 – 17) –Cúthể làm cỏc chõn vào ra trực tiếp – Tựy theo phần mềm cú thể làm chức năng riờng 13 Electrical Engineering Port 3 • P3.0 RxD ( ngừ vào cổng nối tiếp ) • P3.1 TxD ( Ngừ ra của port nối tiếp ) • P3.2 ( Ngừ vào ngắt ngoài 0 ) • P3.3 ( Ngừ vào ngắt ngoài 1 ) • P3.4 T0 ( Ngừ vào bờn ngoài của bộ định thời ) • P3.5 T1 ( Ngừ vào bờn ngoài của bộ định thời 1 ) • P3.6 (Diều khiển ghi bộ nhớ dư liệu ngoài ) • P3.7 (Diều khiển đọc ghi bộ nhớ dư liệu ngoài ) 14 Electrical Engineering 7
8. Cỏc chõn điều khiển • PSEN •ALE •EA • RESET 15 Electrical Engineering RESET •Khởi động lại hệ thống •Tớch cực ở mức 1 HI C1 R3 89C51 100 R3 10K 0 16 Electrical Engineering 8
9. EA • Chõn 31, cần điều khiển bằng người thiết kế •EA = 1, thực hiện chương trỡnh trong ROM nội •EA = 0, thực hiện chương trỡnh ROM ngoài 17 Electrical Engineering Kết cấu bộ nhớ chương trỡnh 8051 18 Electrical Engineering 9
10. Bộ nhớ RAM trong 19 Electrical Engineering Ghộp nối bộ nhớ (vào ra) ngoài • Ghộp nối thiết bị vào ra ngoài – Khi giới hạn bởi sổ cổng vào ra – Khi dung lương nhớ bổ xung thờm •Về lý thuyết , 8051 cú thể cú –64k bộ nhớ chương trỡnh (code memory ) –64K bộ nhớ dữ liệu •Việc ghộp nối bộ nhớ liờn quan tới việc sử dụng tớn hiệu địa chỉ để tạo ra tớn hiệu chọn chip CE • Chõn PSEN sử dụng cho vựng nhớ chương trỡnh • Đường RD, WR cho vựng nhớ dữ liệu • EA = Vcc dựng cho - on chip code rom • EA = GND dựng vựng nhớ ngoài 20 Electrical Engineering 10
11. PSEN (program store enable) • Cung cấp bởi 8051 • Cho phộp truy xuất bộ nhớ chương trỡnh ngoài •Thường nối với chõn OE (output enable) của EPROM • Bỡnh thường PSEN ở mức 1 21 Electrical Engineering Nguyờn tắc chung •Bộ nhớ và cỏc thiết bị ngoại vi đều cú đường điều khiển ghộp nối với vi xử lý – CS, CE : chip select or chip enable • Đường này kết hợp với tớn hiệu giải mó từ vi điều khiển •Thường là tớch cực thấp •Thương thỡ tớn hiệu đọc RD được nối với chõn OE : output enable • Trong bộ nhớ RAM thỡ thờm tớn hiệu WR : write enable • Tớn hiệu RD,WD đều được điều khiển bằng Vi xử lý 22 Electrical Engineering 11
12. ALE (address latch enable) • Chõn 30, cung cấp bởi 8051 • Cho phộp chốt địa chỉ và dữ liệu, giải mó bus địa chỉ và bus dữ liệu •ALE = 1, dữ liệu •ALE = 0, địa chỉ thấp 23 Electrical Engineering Sử dụng ALE trong thực tế 24 Electrical Engineering 12
13. Truy xuất bộ nhớ ngoài 25 Electrical Engineering Giải mó địa chỉ 8051 27256 27256 Port 0 D0 - D7 D0 - D7 EA A0 - A7 A0 - A7 ALE 74HC573/373 A8-A14 Port 2 A8-A14 A15 PSEN OE ` OE 26 Electrical Engineering 13
14. Vớ dụ 4K Rom ngoài tại địa chỉ 1000 • 1000H = 0001 0000 0000 0000b •4 đường địa chỉ liờn qua chớnh là – – A15, A14, A13, A12 •Mục tiờu • Thiết kế mạch lụ gic tạo ra tin hiệu tớch cực thấp khi [A15:A12] = 0001 and PSEN=0 • Địa chỉ là 1000H to 1FFFH 27 Electrical Engineering Sơ đồ ROM ngoài 28 Electrical Engineering 14
15. Sơ đổ 4K Ram ngoài tại 1000H 29 Electrical Engineering Ghộp nối mạch thực tế cú Rom, RAm Bộ nhớ chương trỡnh 8K ROM chia làm hai vựng: • ROM trong (On-chip) cú địa chỉ vật lý: 0000H ữ 0FFFH. • ROM ngoài (2732) cú địa chỉ vật lý: 1000H ữ 1FFFH. •Bộ nhớ dữ liệu được mở rộng thờm 32K RAM ngoài cú địa chỉ vật lý: 2000H ữ 9FFFH. •Mạch ghộp nối vào/ ra sử dụng IC 8255 với địa chỉ của từng cấu hỡnh như sau: • Địa chỉ cổng PA: A000H • Địa chỉ cổng PB: A001H • Địa chỉ cổng PC: A002H • Địa chỉ của từ điều khiển PSW: A003H 30 Electrical Engineering 15
16. Vi mạch 74LS138 Giải mã từ 3 – 8 theo mã BCD Logic 0 là mức tích cực 31 Electrical Engineering 1 2 3 4 5 6 sơ đồ nguyên lý Board 1 HD: TS Nguyễn Hồng Quang TH: Trần Bình D−ơng-Phạm Gia Điềm DATA BUS Giải mã địa chỉ D0 D1 1 2 D2 D3 3 4 D Triệu Tuyêng Hoàng-Nguyễn tuấn Nghĩa-TĐH3-K43 D4 D5 D 5 6 D6 D7 7 8 9 10 R-4,7K +5V 10 78L05 AD0 AD[0 8] 9 AD1 LOW_ADDRESS 8 1 3 AD2 A0 A1 VCC +12V VV VCC + 5V 7 1 2 IN OUT AD3 A2 A3 6 3 4 GND AD4 EA A4 A5 5 5 6 AD5 A6 A7 4 7 8 2 AD6 A[0 15] 3 9 10 AD7 RAM62256 2 EA 1 A0 10 1 OC A0 11 A1 9 C A1 A2 8 U? A2 P1.0 1 39 AD0 AD0 2 19 A0 A3 7 11 AD0 AD0 34 4 P10 P00 1D 1Q A3 DQ0 D0 PA0 P1.1 2 38 AD1 AD1 3 18 A1 A4 6 12 AD1 AD1 33 3 PA.0 PA.1 P11 P01 2D 2Q A4 DQ1 D1 PA1 1 2 P1.2 3 37 AD2 AD2 4 17 A2 A5 5 13 AD2 AD2 32 2 PA.2 PA 3 P12 P02 3D 3Q A5 DQ2 D2 PA2 3 4 VCC P1.3 4 36 AD3 AD3 5 16 A3 A6 4 15 AD3 AD3 31 1 PA.4 PA.5 P13 P03 4D 4Q A6 DQ3 D3 PA3 5 6 R_POWER P1.4 5 35 AD4 AD4 6 15 A4 A7 3 16 AD4 AD4 30 40 PA.6 PA.7 P14 P04 5D 5Q A7 DQ4 D4 PA4 7 8 P1.5 6 34 AD5 AD5 7 14 A5 A8 25 17 AD5 AD5 29 39 P15 P05 6D 6Q A8 DQ5 D5 PA5 9 10 P1.6 7 33 AD6 AD6 8 74ALS573 13 A6 A9 24 18 AD6 AD6 28 38 P16 P06 7D 7Q A9 DQ6 D6 PA6 C LED_POWER P1.7 8 32 AD7 AD7 9 12 A7 A10 21 19 AD7 AD7 27 37 PORT A VCC C P17 P07 8D 8Q A10 DQ7 D7 PA7 A11 23 A11 13 21 A8 A12 2 5 18 INT1 P20 A12 RD PB0 12 22 A9 A13 26 36 19 PORT B INT0 P21 A13 WR PB1 23 A10 A14 1 A0 9 20 PB.0 PB.1 P22 A14 A0 PB2 1 2 15 24 A11 20 A1 8 21 PB.2 PB.3 T1 P23 CE A1 PB3 3 4 14 25 A12 22 35 22 PB.4 PB.5 T0 P24 OE RESET PB4 5 6 VCC 26 A13 A12 1 15 27 6 23 PB.6 PB.7 P25 A Y0 WE CS PB5 7 8 31 27 A14 A13 2 14 24 EA/VP 89C52 P26 B Y1 8255 PB6 9 10 C2 30P 28 A15 A14 3 13 25 P27 C Y2 PB7 S1 12Hz 19 12 VCC X1 Y3 C1 Y1 18 11 14 RESET X2 Y4 PC0 CAPACITORC3 30P 4 10 15 E1 Y5 PC1 9 10 5 74ALS138 9 16 PORT C RESET RXD E2 Y6 PC2 11 A15 6 7 17 PC.0 PC 1 TXD E3 Y7 PC3 1 2 R1100 17 30 13 PC 2 PC 3 RD ALE/P PC4 3 4 100K 16 29 Y2 12 PC 4 PC 5 WR PSEN PC5 5 6 R2 11 PC.6 PC 7 PC6 7 8 10 PC7 9 10 PORT3+138 VCC PORT3 B Y0 PORT3+138 B INT0 INT1 DB9 FEMALE 1 2 T0 T1 3 4 1 WR RD 5 6 6 Y3 Y4 7 8 2 13 12 RXD EA Y5 Y6 R1I R10 9 10 7 14 11 TXD RXD A0 10 11 D0 T1O T1I A0 D0 3 A1 9 12 D1 PA0 PA1 A1 D1 1 2 8 8 9 A2 8 13 D2 PA2 PA3 R2I R2O A2 D2 3 4 4 7 10 VCC A3 7 15 D3 PA4 PA5 T2O T2I A3 D3 5 6 9 A4 6 16 D4 PA6 PA7 A4 D4 7 8 5 15 1 A5 5 17 D5 PB0 PB1 GND C1+ A5 D5 9 10 C4 C5 A6 4 18 D6 PB2 PB3 PORT1 A6 D6 11 12 10u 6 3 10u CT A7 3 19 D7 PB4 PB5 P1.0 P1.1 V- C1- R_L232B A7 D7 13 14 1 2 MAX232 A8 25 PB6 PB7 P1.2 P0.3 A8 15 16 3 4 2 4 A9 24 PC0 PC1 P1.4 P1.5 V+ C2+ A9 17 18 5 6 C6 C7 A10 21 PC2 PC3 P1.6 P1.7 A10 19 20 7 8 VCC 10u 16 5 10u LED232 A11 23 PC4 PC5 VCC C2- A11 6264 21 22 9 10 A12 2 PC6 PC7 A12 23 24 P1.0 P1.1 VCC 25 26 C8 RD 22 P1.2 P1.3 OE 27 28 10u R_L232A WR VCC 27 P1.4 P1.5 WE 29 30 C828 26 P1.6 P1.7 CS2 31 32 Y0_74138 20 CS1 33 34 A A HEADER 17X2 VCC TitleNghiên Cứu Khoa Học Size Number Revision B Date: 14-Sep-2002 Sheet of File: C:\DIEM\DIEM.sch Drawn By: 1 2 3 4 56Phạm Gia Điềm 32 Electrical Engineering 16